توسعه و تکمیل یک روش طراحی Object-Orientedبرای مدارات دیجیتال باباس WISHBONE

در این مقاله یک روش شیی گرا برای باس WISHBONE ارایه گردیده است . بر اساس روش ارایه شده مدلسازی ساختارهای مختلف باس WISHBONE به صور ت شئ گرا پیاده سازی گردیده است . در این روش کاربر می تواند ویژگی های باس مورد نظر خود را تعیین و طراحی را انجام دهد. توانایی های ویژه این روش در برطرف کردن ناهماهنگی های موجود بین رابط هایWISHBONE از قبیل ناهماهنگی هایی که در اثر تفاوت سایز سیگنال ها ی آرایه ای، تفاوت سازمان داده ،یکسان نبودنgranularity و یا یکسان نبودن شیوه آدرس دهی ایجاد می شوند می باشد . مقایسه این روش و دو روش به کار رفته در Altium Designer و PERLilog نشان میدهد که این روش مدلسازی علاوه بر سادگی و سهولت کاربرد قابلیت های بیشتر و حوزه پوشش وسیع تری را فراهم میکند . برای پیاده سازی این روش WB_PERLilog به وسیله نویسندگان این مقاله تهیه شد . این ابزار از توسعه یک ابزار طراحی متن باز و بازسازی ساختار کلاس WISHBONE در آن، به نام PERLilog به دست آمده است . ابزار طراحی شده به کاربر امکان می دهد که کد لازم برای ایجاد اتصالات WISHBONE برای برقراری ارتباط بین IP Core های از پیش نوشته شده به زبان Verilog که دارای رابط WISHBONE هستند را به صورت خودکار و به صورت شی گرا تولید کند.

Keywords:

SOC , توپولوژی , WISHBONE , باس , IP Core