طراحی و تحلیل پالس فلیپ فلاپ با توان پایین در عملکرد بالا
Publish place: پنجمین کنفرانس بین المللی مهندسی کامپیوتر ،برق و الکترونیک
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 523
This Paper With 8 Page And PDF and WORD Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NSOECE05_025
تاریخ نمایه سازی: 10 تیر 1396
Abstract:
در این مقاله یک فلیپ فلاپ با عملکرد بالا و توان مصرفی پایین با مولد پالس خارجی معرفی شده است. ساختار پیشنهادی از مسیرهای دشارژ کاسته است وعلاوه بر آن با استفاده از کاهش شارژ و دشارژهای اضافی در زمان یکسان بودن ورودی ها در چندین پالس، از میزان توان مصرفی و زمان ورودی به خروجی کاهش میدهد و پارامتر توان تاخیر تولیدی را بهبود میبخشد. شبیه سازی فلیپ فلاپ با استفاده از تکنولوژی TSMC CMOS 90nm انجام شده است. این فلیپ فلاپ 21.6% توان مصرفی و 17.1% تاخیر ورودی به خروجی را کاهش میدهد.
Keywords:
Authors
راضیه اکبری خراجی
دانشجو، دانشگاه شهید چمران اهواز
ابراهیم فرشیدی
دانشیار، دانشگاه شهید چمران اهواز
عبدالنبی کوثریان
دانشیار، دانشگاه شهید چمران اهواز
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :