سیدعبدالرضا قاضی میرسعید - مدرس آموزشکده فنی و حرفه ای سما،دانشگاه آزاد اسلامی،واحد کرج،کرج،ایران

مصرف توان استاتیک بعنوان یک عامل مهم در مدارات بشمار می رود،کاهش تکنولوژی از لحاظ طول کانال در مدارات VLSI موجب افزایش توان نشتی می شود، دراین مقاله از روش Powergating در طراحی مدار تمام جمع کننده در ناحیه زیر آستانه استفاده شده است. مدار جمع کننده پیشنهادی با تکنولوژی 180 نانومتر شبیه سازی گردیده است.نتایج شبیه سازی بهبود قابل ملاحظه ای از نظر توان مصرفی را نشان می دهد.

جمع کننده، توان پایین،زیرآستانه، Powergating