محمد آسیایی - استادیار گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه دامغان، دامغان، ایران
محمدرضا سعادتی - دانشجوی رشته مهندسی برق، دانشکده فنی و مهندسی، دانشگاه دامغان، دامغان، ایران

در این مقاله، منطق دومینو با ترانزیستور پایه دیودی تغییر داده می شود تا توان مصرفی گیتهای عریض بدون افزایش چشمگیر تاخیر کاهش یابد. در این تکنیک مداری از المثنی جریان نشتی برای کاهش تنازع بین ترانزیستور نگهدارنده و شبکه پایین کش استفاده شده است. بدین ترتیب توان مصرفی و تاخیر کاهش می یابد. گیتهای عریض با استفاده از نرم افزار HSPICE در تکنولوژی 90 نانومتر CMOS در تاخیر یکسان شبیه سازی شدند. نتایج شبیه سازی برای گیتهایOR 32 بیتی، 20% کاهش توان و 79/1 برابر بهبود مصونیت در برابر نویز را در مدار پیشنهادی نسبت به مدار دومینو متداول در تاخیر یکسان نشان می دهند.

منطق دومینو، گیتهای عریض، مصونیت در برابر نویز، جریان نشتی