تخمین توان در تراشه های قابل پیکربندی

Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 399

This Paper With 16 Page And PDF and WORD Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ELEMECHCONF04_239

تاریخ نمایه سازی: 11 مرداد 1396

Abstract:

تراشه های قابل پیکربندی نسل جدید مدارهای مجتمع دیجیتال قابل برنامه ریزی هستند. سرعت اجرای توابع منطقی در تراشه های قابل پیکربندی بسیار بالا بوده و در حد نانوثانیه است. اگر بخواهیم تراشه قابل پیکربندی را به طور ساده تشریح کنیم، عبارت است از: یک تراشه، که از تعداد قابل توجهی بلوک منطقی، خطوط ارتباطی و پایه های ورودی/ خروجی تشکیل شده است که به صورت آرایه ای در کنار یکدیگر قرار دارند. در بین محاسن بسیار تراشه قابل پیکربندی می توان به پیاده سازی مدارهای پیچیده دیجیتال، تست سریع مدار، قابل برنامه ریزی توسط کاربر، کاهش سخت افزار موردنیاز، از بین رفتن نویز ناشی از قطعات، کاهش مصرف توان، کار با دو سطح ولتاژ 5 ولت و 3/3 ولت و ضریب ایمنی صد درصد اشاره کرد. در نتیجه به دلیل این که توان مصرفی در طراحی تراشه های قابل پیکربندی به عنوان یک عامل حیاتی و مهم خودنمایی می کند، تکنیک های تحلیل و تخمین توان به یک چالش اساسی برای طراحان و سازندگان تراشه های قابل پیکربندی تبدیل شده است. شناخت خصوصیات و ویژگی های توان، گامی مهم در طراحی معماری تراشه های قابل پیکربندی، با بهره وری توان بالا است. طراحان تراشه های قابل پیکربندی با روشی برای اندازه گیری توان مفید و موثر در تصمیم گیری های مربوط به طراحی معماری تراشه های قابل پیکربندی نیاز دارند، بدون این که مجبور به ساخت آن شوند، علاوه بر این کاربران تراشه های قابل پیکربندی نیازمند تحلیل و بررسی توان در چندین پیاده سازی ممکن هستند بدون این که مجبور باشند فرآیند طولانی طراحی را طی کنند، در این مقاله ما روش های تخمین توان را معرفی کرده و به بررسی آن ها می پردازیم

Authors

فهیمه یزدان پناه

استادیار گروه مهندسی کامپیوتر و دانشکده فنی و مهندسی و دانشگاه شهید باهنر کرمان

فرهاد نکویی

دانشجوی کارشناسی ارشد مهندسی برق مدارهای مجتمع الکترونیک و موسسه آموزش عالی غیرانتفاعی بعثت کرمان

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • Hassan Hassan, Mohab Anis, "Low Power Design of Nanometer FPGAs", ...
  • Najeem Lawal, Fahad Lateef, "Power Consumption Measurement & Configuration Time ...
  • Kenichi Morimoto, Yuichiro Shibata, "A New FPGA Based Green Controller ...
  • Hao Liang, Wei Zhang, "Hierarchical Library Based Power Estimator for ...
  • Jimmy Tarrillo, Fernanda Lima Kastensmidt, "Estimating Power Consumption of Multiple ...
  • Shereen Moatazs Afifi, "Power Estimation Method Based on Real Me ...
  • Bojan Jovanovic, Ruzica Jevtic, "Binary Division Power Models for High ...
  • Amiel Frederic, Ea Thomas, "Power Consumption Improvement with rResidue Code ...
  • Dimitrios Meidanis, Konstantinos Georgopoulo S, "FPGA Power Consumption M easurements ...
  • Behzad Salami, Morteza Saheb Zamani, "A Prediction Model for Estimating ...
  • نمایش کامل مراجع