طراحی ضرب کننده 2 بیتی بهینه مدولتاژ با استفاده از منطق سه مقداری برپایه ی تکنولوژی ترانزیستورهای نانولوله ی کربنی

ضرب کننده ها از واحدهای هستند که به صورت وسیع در اعمال پردازشی خصوصا پردازش سیگنال دیجیتال مورد استفادهقرار می گیرند بنابراین ارایه ی یک طراحی بهینه از یک ضرب کننده یک مزیت بزرگ برای یک واحد محاسباتی به حسابمی آید . تاکنون در این زمینه کارهای انجام شده است که بیشتر آنها بر روی مرحله ی کاهش حاصل ضرب های جزیی تمرکزداشت. بهبود سرعت وکارآیی این واحدها منجر به افزایش سرعت ضرب کننده می گردد .در این مقاله به طراحی ضرب کننده ی دوبیتی در منطق سه مقداری با استفاده از گیت های بهینه شده پرداخته خواهدشد. آنچه در این مقاله قابل توجه است استفاده از الگوریتم والاس در کاهش حاصل ضرب های جزیی است که منجر بهکاهش توان مدار نسبت به کارهای گذشته خواهد شد. مدار پیشنهادی و طرح های پیشین به وسیله ی HSPICE شبیه-سازی شده اند و از لحاظ پارامترهای سرعت و توان و حاصل ضرب توان در تاخیر ( PDP ) مدار با یکدیگر مقایسه شده اند.نتایج شبیه سازی نشان می دهد عملکرد ضرب کننده پیشنهادی درمقایسه با ضرب کننده سه مقداری از لحاظ توان مصرفی وحاصل ضرب توان در تاخیر به ترتیب به میزان 33 و 21 درصد در مقایسه با ضرب کننده دودویی ازلحاظ حاصل ضرب توان درتاخیر به میزان 8 درصد بهبود پیدا کرده است.

Keywords:

ترانزیستورهای نانولوله ی کربنی , ضرب کننده ی دوبیتی سه مقداری , منطق سه مقداری