طراحی ضرب کننده 16 بیت با استفاده از تکنیک پایپ لاین و با سرعت 6 گیگا هرتز بااستفاده از مدارات cmos
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 740
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
BPJ03_044
تاریخ نمایه سازی: 29 مهر 1396
Abstract:
این مقاله هدف طراحی یک ضرب کننده 16*16 می باشد. در این ضرب کننده برای افزایش سرعت از تکنیک پایپ لاین استفاده کرده ایم طوری که با اضافه کردن المان های تاخیر در مسیرهای مورد نظر مسیر بحرانی را کاهش داده ایم و سرعت مدار را به حداکثر رسانده ایم.در این ضرب کننده از روش بوث سلکتور استفاده کرده ایم. بررسی کارایی ضرب کننده با استفاده از نرم افزار HSPICE در تکنولوژی 0.18 میکرو شبیه سازی شده است
Keywords:
Authors
پریا پاکمهر
دانشجو، دانشگاه ارومیه