

عنوان مقاله:

طراحی مقایسه گر پویای کلاک دار با استفاده از ترانزیستورهای FinFET

محل انتشار:

کنفرانس ملی پژوهش های نوین در برق، کامپیوتر و مهندسی پزشکی (سال: 1396)

تعداد صفحات اصل مقاله: 7

نویسندگان:

مریم شهیدی - دانشجوی کارشناسی ارشد، گروه مهندسی برق، واحد بندرعباس، دانشگاه آزاد اسلامی، بندرعباس، ایران

سید علی حسینی - استادیار گروه الکترونیک، دانشکده مهندسی برق، واحد یادگار امام خمینی(ره)، شهر ری، دانشگاه آزاد اسلامی، تهران، ایران

خلاصه مقاله:

در این مقاله کارایی مدار مقایسه گر یک ساختار افزاره دو گیتی FinFET با ساختار تک گیتی MOSFET مقایسه می شود. با شبیه سازی مقایسه گر ترانزیستوری CMOS و مقایسه گر مبتنی بر ترانزیستورهای FinFET با گیت های بهم بسته SG-FinFET توسط نرم افزار Hspice در تکنولوژی 32 نانومتر، پارامترهای اصلی مقایسه گر پویای پیشنهادی از قبیل زمان تاخیر، توان مصرفی، PDP بدست آورده و مشاهده شد که به ازای اندازه های یکسان برای ترانزیستورها و نیز ظرفیت خازنی بار، مقایسه گر پیشنهادی از سرعت بالا و عملکرد سریعتر مقایسه تقریباً 2/3 برابر نسبت به نمونه CMOS برخوردار بوده و در عین حال PDP نسبت به نمونه CMOS به نصف کاهش یافته است

کلمات کلیدی:

مقایسه گر پویا، توان مصرفی، تاخیر، ترانزیستورهای FinFET، PDP

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/658220>

