

عنوان مقاله:

طراحی، شبیه سازی و ارزیابی یک سلول تمام جمع کننده سه ارزشی بر مبنای ترانزیستورهای نانولوله کربنی نسخه یک: بهبود سرعت

محل انتشار:

کنفرانس ملی چشم انداز 1420 و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات (سال: 1396)

تعداد صفحات اصل مقاله: 10

نویسنده:

مهرداد آفرین - کارشناسی ارشد مهندسی کامپیوتر معماری سیستم های کامپیوتری، دانشگاه آزاد اسلامی واحد شهرری

خلاصه مقاله:

با ورود روند مجتمع سازی به ابعاد نانومتری در سال های اخیر، چالش هایی در ادامه روند قانون مور به وجود آمد، بطوری که امکان ادامه روند مقیاس گذاری بر اساس فناوری فعلی یعنی ترانزیستورهای MOSFET میسر نبود. لذا فناوریهای جایگزینی معرفی شدند که در میان آنها فناوری CNTFET به دلیل ویژگی های منحصر به فرد نانولوله و امکان بهره گیری از منطق چند ارزشی از اهمیت بیشتری برخوردار است. در این مقاله، ما قصد داریم ضمن مرور کامل ویژگی های ترانزیستورهای نانولوله کربنی، به ارایه یک تمام جمع کننده ی مد ولتاژ سه ارزشی مبتنی بر ترانزیستورهای نانولوله ی کربنی بپردازیم که بر اساس تکنیک Multi-threshold طراحی شده و بر پایه معماری مکمل استوار است، از اینرو میتوان از آن در پلتفرمهای CMOS بهره برد. در ادامه، شبیه سازی جامعی بر روی طرح پیشنهادی تحت شبیه ساز HSPICE انجام گرفته و نتایج شبیه سازی علاوه بر تایید صحت عملکرد طرح ارایه شده، حاکی از بهبود تاخیر طرح پیشنهادی در مقایسه با سایر طرح های دیگر است.

کلمات کلیدی:

نانوتکنولوژی (Nanotechnology)، ترانزیستور نانولوله کربنی (CNTFET)، منطق چند ارزشی (MVL)، جمع کننده (Full Adder)، منطق سه ارزشی (Ternary)

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/661055>

