یحیی ارزانی بیرگانی - دانشجو، دانشکده برق، دانشگاه شهید بهشتی، تهران
سمیه تیمارچی - استادیار، دانشکده برق، دانشگاه شهید بهشتی، تهران

کاهش عرض مسیر داده در ساختارهای مبتنی بر تکرار، یکی از موثرترین روش ها برای کاهش ابعاد الگوریتم های رمزنگاری محسوب میشود. الگوریتم RC6 دارای بلوک داده 061 بیتی و شامل عملگرهای جمع و مجذور پیمانه ای، شیفت بشکه ای و XOR است. در ساختارهای مبتنی بر تکرار موجود، دو واحد از هر یک از عملگرها موردنیاز است و هر دور عملیات در یک کلاک انجام می شود. در این مقاله برای اولین بار معماری با مسیر داده 64 بیتی ارایه شده که تعداد عملگرهای موردنیاز در آن به نصف کاهش یافته است. هر دور الگوریتم در این ساختار دو کلاک به طول می انجامد. پیاده سازی ساختار پیشنهادی نسبت به کوچک ترین پیاده سازی موجود به ترتیب 39 % و 50 % کاهش در تعداد اسلایس و بلوک ضرب را نشان می دهد. کارایی عملیاتی ساختار پیشنهادی نیز برابر Mbps 649 است.

رمزنگاری 6،FPGA ،RC ابعاد کوچک و بلوک ضرب