طراحی و شبیه سازی سلول تمام جمع کننده دیجیتال پر بازده بر پایه cntfet
عنوان مقاله: طراحی و شبیه سازی سلول تمام جمع کننده دیجیتال پر بازده بر پایه cntfet
شناسه ملی مقاله: ITCT04_245
منتشر شده در چهارمین کنفرانس ملی فناوری اطلاعات، کامپیوتر و مخابرات در سال 1396
شناسه ملی مقاله: ITCT04_245
منتشر شده در چهارمین کنفرانس ملی فناوری اطلاعات، کامپیوتر و مخابرات در سال 1396
مشخصات نویسندگان مقاله:
حسین همت دار - دانشجوی مقطع کارشناسی ارشد دانشگاه آزاد واحد فسا
محسن ایمانیه - استادیار دانشگاه آزاد اسلامی واحد فسا
خلاصه مقاله:
حسین همت دار - دانشجوی مقطع کارشناسی ارشد دانشگاه آزاد واحد فسا
محسن ایمانیه - استادیار دانشگاه آزاد اسلامی واحد فسا
مدار تمام جمع کننده، به دلیل توانایی در پیاده سازی چهار عمل اصلی محاسباتی )جمع، تفریق، ضرب و تقسیم( به عنوان یکی از مهمترین و پرکاربردترین بخشهای اصلی پردازنده های دیجیتالی در طراحی مدارهای مجتمع، شناخته می شود. از آنجایی که در سال های اخیر ترانزیستور های CNTFET بازدهبهتری به نسبت MOSFET داشته ، در این پژوهش تلاش شده است که سلول تمام جمع کنندی جدیدی با بهره گیری از تکنولوژی ترانزیستورهای نانولوله ی کربنی، جهت دستیابی به مداری با عملکردی مناسب و توان مصرفی کم، ارایه گردد. طرح پیشنهادی با استفاده از 26 ترانزیستور نانو لولهکربنی و با استفاده از ساختار xor/xnor پیاده سازی شده است . شبیه سازی مدار با نرم افزار hspice و در ولتاژ 9 / 0 ولت انجام گرفته است و در پایان مقایسه ای میان مدار پیشنهادی و مدل های پیشین صورت گرفته است .
کلمات کلیدی: تمام جمع کننده ، نانولوله کربنی ، ترانزیستور های اثر میدان ، CNTFET ، MOSFET
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/668968/