CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی و شبیه سازی سلول تمام جمع کننده دیجیتال پر بازده بر پایه cntfet

عنوان مقاله: طراحی و شبیه سازی سلول تمام جمع کننده دیجیتال پر بازده بر پایه cntfet
شناسه ملی مقاله: ECICONFE01_026
منتشر شده در اولین همایش بین المللی مهندسی برق،علوم کامپیوتر و فناوری اطلاعات در سال 1396
مشخصات نویسندگان مقاله:

حسین همت دار - دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد فسا
محسن ایمانیه - استادیار دانشگاه آزاد اسلامی واحد فسا

خلاصه مقاله:
مدار تمام جمع کننده، به دلیل توانایی در پیاده سازی چھار عمل اصلی محاسباتی (جمع، تفریق، ضرب و تقسیم) به عنوان یکی از مھمترین و پرکاربردترین بخش ھای اصلی پردازنده ھای دیجیتالی در طراحی مدارھای مجتمع، شناخته می شود. از آنجایی که در سال ھای اخیر ترانزیستور ھای CNTFET بازده بھتری به نسبت MOSFET داشته، در این پژوھش تلاش شده است که سلول تمام جمع کنندی جدیدی با بھره گیری از تکنولوژی ترانزیستورھای نانولوله ی کربنی، جھت دستیابی به مداری با عملکردی مناسب و توان مصرفی کم، ارایه گردد. طرح پیشنھادی با استفاده از 26 ترانزیستور نانو لوله کربنی و با استفاده از ساختار xor/xnor پیاده سازی شده است. شبیه سازی مدار با نرم افزار hspice و در ولتاژ 0/9 ولت انجام گرفته است و در پایان مقایسه ای میان مدار پیشنھادی و مدل ھای پیشین صورت گرفته است.

کلمات کلیدی:
تمام جمع کننده، به نانو لوله کربنی، ترانزیستورهای اثر میدان، cntfet

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/678663/