ارائه دو ساختار برای افزاره نانومتری IMOS به منظور کاهش ولتاژهای بایاس و مقایسه آنها با ساختار های متداول
Publish place: 5th Nanotechnology Students Conference
Publish Year: 1388
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,303
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NANOSC05_169
تاریخ نمایه سازی: 22 اسفند 1387
Abstract:
ترانزیستورهای ماسفت، به علت خواص مقیاس پذیری بسیار خوب، در چندین دهه گذشته از محبوبیت بسیار بالایی برخوردار بوده اند. با این وجود، ورود به حوزه ابعاد نانو این افزاره را دچار مشکلات متعددی کرده است. یکی از اساسی ترین مشکلات افزاره های ماسفت در ابعاد نانو، محدودیت شیب زیر آستانه(S) می باشد.
Authors
حامد نعمتیان
دانشگاه صنعتی مالک اشتر، مجتمع برق و الکترونیک، تهران
مرتضی فتحی پور
دانشگاه تهران، دانشکده برق و کامپیوتر، آزمایشگاه شبیه سازی و مدل ساز
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :