طراحی و شبیه سازی یک تمام جمع کننده 8 بیتی سرعت بالا با توان مصرفی کم بر پایه منطق DyMCML
Publish place: 3rd National Conference on Avionics
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 835
This Paper With 6 Page And PDF and WORD Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICADI03_003
تاریخ نمایه سازی: 7 اسفند 1396
Abstract:
در این مقاله، یک جمع کننده 8 بیتی سرعت بالا با توان پایین به روش CLA با استفاده از منطق دینامیک در مد جریانی (DyMCML) جهت افزایش حفظ امنیت، محرمانگی و اصالت اطلاعات در صنایع نظامی- هوایی طراحی شده است. با ایجاد یک زمین مجازی در گیتهای این جمع کننده به وسیله یک خازن در منبع جریان، جریان استاتیک حذف شده که نتیجه آن کاهش توان مصرفی است. این جمع کننده با استفاده از نرم افزار HSPICE با پارامترهای سطح 49 در تکنولوژی μmCMOS6/0 شبیه سازی شده است. نتایج شبیه سازی نشان می دهد که تاخیر در بدترین حالت ns2/5 است و توان مصرفی آن در MHz125 در حدود mW7/2 است. مقادیر توان، تاخیر، حاصل ضرب توان- تاخیر و حاصل ضرب انرژی- تاخیر این جمع کننده طراحی شده به ترتیب 4، 2، 8 و 16/66برابر نسبت به جمع کننده MODL و نسبت به جمع کننده CPL به ترتیب 1، 7، 5/6 و 4/5 برابر بهبود یافته است
Keywords:
Authors
حسن عبداللهی
استادیار دانشکده مهندسی برق، دانشگاه علوم و فنون هوایی شهید ستاری
افسانه حق نگهدار
دانش آموخته دانشگاه علم و صنعت ایران