CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی یک مقایسه کننده ی دینامیکی با توان مصرفی کم و سرعت بالا و تاخیر کاهش یافته

عنوان مقاله: طراحی یک مقایسه کننده ی دینامیکی با توان مصرفی کم و سرعت بالا و تاخیر کاهش یافته
شناسه ملی مقاله: ICELE02_346
منتشر شده در دومین کنفرانس بین المللی مهندسی برق در سال 1396
مشخصات نویسندگان مقاله:

یوسف خزایی - آزمایشگاه پژوهشی مدارها و سیستم های مجتمع، دانشکده برق، دانشگاه خواجه نصیر الدین طوسی، تهران، ایران
کیوان کرامت زاده - آزمایشگاه پژوهشی مدارها و سیستم های مجتمع، دانشکده برق، دانشگاه خواجه نصیر الدین طوسی، تهران، ایران
محمدحسین مقامی - استادیار گروه برق، دانشگاه تربیت دبیر شهید رجایی ، تهران، ایران

خلاصه مقاله:
در این مقاله یک مقایسه کننده ی دینامیکی با توان مصرفی کم و سرعت بالا ارایه شدهاست. در این ساختار با اعمال نصف ولتاژ تغذیه به خروجی های مقایسه کننده در فاز اولیه عملکرد، معیار تاخیر در عملکرد مقایسه کننده، در مقایسه با ساختار مرسوم با کاهش 37 درصدی همراه بوده است. همچنین، در ساختار ارایه شده از تکنیک کاهش توان مصرفی در فاز مقایسه استفاده شده است. شبیه سازی های مربوطه در تکنولوژی 180nm CMOS و ولتاژ تغذیهی 1/8 ولت انجام شده است و توان مصرفی در حدود 165µW، حساسیت به تاخیر 53ps/dec و همچنین آفست6/75mV حاصل شده است.

کلمات کلیدی:
مقایسه کننده دینامیکی، مبدل آنالوگ به دیجیتال، مقایسه کننده کم توان، مقایسه کننده ی پر سرعت

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/698628/