

عنوان مقاله:

طراحی مدارات منطقی توان پایین

محل انتشار:

کنفرانس ملی رهیافت های نو در مهندسی برق و کامپیوتر (سال: 1396)

تعداد صفحات اصل مقاله: 11

نویسنده:

علی صفرمشایی - دانشجوی کارشناسی ارشد مهندسی برق الکترونیک، دانشگاه آزاد اسلامی واحد لنگرود

خلاصه مقاله:

با پیشرفت تکنولوژی، مصرف توان یکی از محدودیت های اساسی برای ریزپردازنده ها با کارایی بالا و کارایی متوسط بوده و تبدیل به یک موضوع اصلی در طراحی مدارات دیجیتال VLSI شده است. در این مقاله، پس از بررسی تکنیک های مختلف پیاده سازی گیت های منطقی، چندین گیت پایه با استفاده از تکنیک ورودی نفوذی گیت و همچنین به منظور نمایش اثر به کارگیری تکنولوژی CNFET به جای CMOS، گیتها با استفاده از یک مدل CNFET در نرم افزار Hspice شبیه سازی شده اند که توسط دانشگاه استنفورد ارائه شده است. در این مقاله با اعمال تغییراتی در ساختار تکنیک GDI، تکنیک GDI اصلاح شده به کار رفته است. جهت مقایسه عملکرد این تکنیک پیشنهادی، گیت ها در تکنولوژی CMOS 32 نانومتر و همچنین با تکنیک GDI معمولی نیز شبیه سازی شده اند. به منظور بررسی تاثیر مدارات منطقی پایه در مدارات ترکیبی، مدار یک جمع کننده با استفاده از گیت های پایه و براساس روش پیشنهادی، با تکنولوژی CNFET طراحی شده است.

کلمات کلیدی:

ورودی نفوذی گیت، CMOS، CNFET، ترانزیستور نانولوله کربنی

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/700868>

