طراحی و شبیه سازی VCO با استفاده از تکنیک بافرکردن خروجی در باند C
Publish place: Fifth International Conference on Electrical and Computer Engineering with Emphasis on Indigenous Knowledge
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 422
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
COMCONF05_344
تاریخ نمایه سازی: 21 اردیبهشت 1397
Abstract:
در این مقاله یک مدار VCO مجتمع CMOS در محدوده فرکانسی 6.1-4.9Ghz با ترکیب خازن و سلف طراحی و شبیه سازی گردیده است. در طرح پیشنهادی از تکنولوژی 0.18um استفاده شده است. همچنین در این طرح از بافر تفاضلی برای به حداقل رساندن نویز خروجی استفاده شده است. برای تنظیم محدوده فرکانسی از دو ورکتور استفاده شده است که ولتاژ کنترل آن ها از 0 تا 2 ولت تغییر میکند. پس از انجام شبیه سازی با استفاده از نرم افزار ADS نویز فاز مدار مربوطه کم بوده که در این محدوده تنظیم فرکانسی -121.1 dBc/Hz در آفست1Mhz بدست آمده است.
Keywords:
Authors
مجتبی صادقی
گروه مهندسی برق، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران
مریم ناظم السادات
گروه مهندسی برق، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران