CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی مدار مقایسه گر با توان مصرفی پایین و سرعت بالا با استفاده از فناوری FINFET 65nm

عنوان مقاله: طراحی مدار مقایسه گر با توان مصرفی پایین و سرعت بالا با استفاده از فناوری FINFET 65nm
شناسه ملی مقاله: NEEC04_054
منتشر شده در چهارمین کنفرانس ملی مهندسی برق ایران در سال 1396
مشخصات نویسندگان مقاله:

نوید سبزواری - دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
محمد رضا یوسفی نجف آبادی - مرکز تحقیقاتی ریزشبکه های هوشمند، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

خلاصه مقاله:
امروزه نیاز به مدارات تبدیل آنالوگ به دیجیتال با سرعت بالا و مصرف توان پایین ما را به سمت طراحی مدار مقایسه گر دینامیک با ماکزیمم سرعت و کمترین توان مصرفی سوق می دهد. نیاز به سرعت بالا و توان مصرفی پایین از یک سو و از طرفی فضای اشغالی کمتر و اندازه مدار نیز بسیار مهم است. طراحی مدار با تکنولوژی FINFET علاوه بر این که طراحی را در اندازه کوچک مقدور می سازد، باعث می شود تا با استفاده مناسب از قابلیت های این تکنولوژی و ساختار آن بتوان تاخیر در مدار را کم و سرعت آن را بالا برد و همچنین توان مصرفی را نیز به صورت چشمگیری کاهش داد. در این طراحی در ولتاژ 0.8v تاخیر مدار 346ps و توان مصرفی آن 13.1uw اندازه گیری شده است.

کلمات کلیدی:
تکنولوژی FINFET ، مقایسه گر، توان مصرفی پایین، تاخیر کم، سرعت بالا

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/769315/