طراحی و پیاده سازی الگوریتم RC5 با مسیر داده 8 بیتی به منظور دست یابی به سربار سخت افزاری کمینه

الگوریتم rc5 دارای بلوک داده 64 بیتی و شامل عملگردهای جمع پیمانه ای، XOR و شیفت چرخشی است. در این مقاله، برای اولین بار، ساختار جدیدی با مسیر داده 8 بیتی برای این الگوریتم ارایه شده است. کاهش عرض مسیر داده موجب کاهش شدید ابعاد پیاده سازی گردیده است. برای طراحی عملگر شیفت چرخشی از ساختاری دومرحله ای استفاده شده است. در این معماری عملگرها به دو دسته تقسیم شده و عملیات مربوط به هر بایت در دوفاز انجام می گیرد. استفاده از تکنیک خط لوله باعث افزایش سرعت رمزنگاری شده است. عملیات رمزنگاری توسط این ساختار در 104 کلاک انجام می شود. برای پیاده سازی در FPGA از تراشه XC3S50 استفاده شده است. معماری پیشنهادی توسط تنها 67 قطعه قابل پیاده سازی است. ابعاد ASIC آن توسط فناوری 180nm برابر (71358μm(2 است. ابعاد معماری پیشنهادی در FPGA و ASIC نسبت به کوچکترین ساختار موجود به ترتیب 59% و 31% کاهش را نشان می دهد.

Keywords:

ابعاد بسیار کوچک , RC5 , رمزنگاری متقارن , ASIC , FPGA و Barrel Shifter