بررسی روند آزمون تراشهﻫﺎی سیستمی بر اساس استاندارد IEEE 1500
Publish place: 15th Annual Conference of Computer Society of Iran
Publish Year: 1388
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,278
متن کامل این Paper منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل Paper (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CSICC15_104
تاریخ نمایه سازی: 26 مهر 1388
Abstract:
با پیاده سازی کل سیستم بر روی یک تراشه مسائل جدیدی مطرح میشود که یکی از مهمترین آنها آزمون هستههای داخلی تراشه است. این مقاله به بررسی روند آزمون هستههای داخلی سیستمهای تراشه ای (SOCs) برمبنای استاندارد IEEE1500 می پردازد در این راستا ابتدا ساختار پوشش هسته در استاندارد 1500 مورد مطالعه قرار گرفته و سپس راهکارهای انتقال داده آزمون در سیستمهای تراشهاى بررسی میشود. در انتها با انتخاب یک روش مناسب برای انتقال داده آزمون، روند آزمون یک سیستم تراشهاى بر اساس استاندارد IEEE1500 با ارائه نمودار بلوکی تراشه و الگوریتم عمل پوشش به طور کامل مورد بررسی قرار میگیرد
Keywords:
Authors
راهبه نیارکی اصلی
استادیار دانشگاه گیلان، دانشکده فنی
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :