علی بخشنده - گروه مهندسی برق ، دانشکده فنی و مهندسی، دانشگاه البرز ، قزوین ، ایران
سید علی حسینی - استادیار گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه بین المللی امام خمینی (ره) قزوین، ایران

در این مقاله با استفاده از مدلسازی ترانزیستورهای اثرمیدانی تونلی از جنس گرافن Graphene tunneling field effect transistor با ناخالصی به صورت pin و دو گیت به امکان سنجی ساخت مدارات مجتمع بسیار فشرده Very large scale integration به اختصار VLSI با استفاده از این نانوترانزیستورها؛ می پردازیم. در این تحقیق ابتدا با تنظیم پارامترهای این ترانزیستورها به ساختاری ایده آل برای ترانزیستور دریافته ایم که مشخصه جریان ولتاژ مناسبی داشته باشد سپس با استفاده از اطلاعات منحنی های ترانزیستور بدست آمده کتابخانه ی مشخصات ترانزیستورهای اثر میدان را به نحوی تنظیم کردیم که این دو دسته ی منحنی ها با یکدیگر تطابق داشته باشند. سپس از مقایسه ی گیت های بدست آمده با گیت های منطقی رایج قدیمی به سرعت بالاتر و مصرف توان کمتر در این ترانزیستورها رسیدیم به گونه ای که تاخیر انتشار از 5%تا79% کاهش داشت. در این مقاله برخی از گیت های منطقی را مورد بحث قرار می دهیم.

ترانزیستور اثر میدانی، ترانزیستور اثر میدانی، نانو ربان گرافنی آرمچر، تاخیر انتشار، مدارات بسیار فشرده مجتمع