CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

ارایه یک الگوریتم مسیریابی برای توپولوژی پیشنهاد شده برای شبکه بر روی تراشه در مقیاس بزرگ با هدف آشکارسازی خطا

عنوان مقاله: ارایه یک الگوریتم مسیریابی برای توپولوژی پیشنهاد شده برای شبکه بر روی تراشه در مقیاس بزرگ با هدف آشکارسازی خطا
شناسه ملی مقاله: QCEEC01_017
منتشر شده در اولین کنفرانس مهندسی برق و کامپیوتر در سال 1397
مشخصات نویسندگان مقاله:

الهه یعقوبی - گروه مهندسی برق، دانشگاه آزاد اسلامی واحد قایم شهر، قایم شهر، ایران
نفیسه اسفندیان - گروه مهندسی برق، دانشگاه آزاد اسلامی واحد قایم شهر، قایم شهر، ایران
الناز یعقوبی - گروه مهندسی برق، دانشگاه آزاد اسلامی واحد قایم شهر، قایم شهر، ایران
مهدی بابلی - گروه مهندسی برق، دانشگاه آزاد اسلامی واحد قایم شهر، قایم شهر، ایران

خلاصه مقاله:
توپولوژی شبکه بر روی تراشه (NoC) برای شبکه های کوچک است اما برای شبکه های در مقیاس بزرگ بهینه نیست. بسته های ارسال شده در داخل یک NoC بزرگ نیاز به مسیر طولانی تری برای رسیدن به مقصد خود دارند و در نتیجه باعث افزایش پارامترهای خاصی از قبیل زمان تاخیر و مصرف انرژی می شود. در این مقاله، یک رویکرد سیستماتیک جدید برای طراحی الگوریتم های مسیریابی بدون وقفه برای توپولوژی RaMesh پیشنهاد شده است. الگوریتم مسیریابی پیشنهادی، ترکیبی از سه الگوریتم مسیریابی Ring و XY و TRANC است. این الگوریتم بر مبنای الگوریتم قطعی است. نتایج حاصل از این الگوریتم برای توپولوژی RaMesh باعث آشکارسازی خطا می گردد.

کلمات کلیدی:
الگوریتم مسیریابی RaMesh، NoC، IP، میانگین زمان تاخیر، میانگین هاپ ها

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/838262/