طراحی و ساخت فرستنده و گیرندﮤ QPSK بهکمک معماری SDR
عنوان مقاله: طراحی و ساخت فرستنده و گیرندﮤ QPSK بهکمک معماری SDR
شناسه ملی مقاله: CHKI01_025
منتشر شده در اولین همایش ملی فناوریهای نوین در علوم مهندسی در سال 1389
شناسه ملی مقاله: CHKI01_025
منتشر شده در اولین همایش ملی فناوریهای نوین در علوم مهندسی در سال 1389
مشخصات نویسندگان مقاله:
سیدعابد حسینی - کارشناس ارشد مهندسی پزشکی گرایش بیوالکتریک، عضو باشگاه پژوهشگران جوا
خلاصه مقاله:
سیدعابد حسینی - کارشناس ارشد مهندسی پزشکی گرایش بیوالکتریک، عضو باشگاه پژوهشگران جوا
این مقاله، طراحی و ساخت فرستنده و گیرنده دیجیتال با مدولاسیون شیفتِ فاز ربعی (QPSK) میباشد. به این منظور در پیاده سازی مدولاتور و دمدولاتور، از تراشه Xilinx XC9536 استفاده شده است، برای همزمانی کلاک های فرستنده و گیرنده از ترکیب روشهای قفل فاز و فیدبک تصمیمگیری برای CR و STR استفاده شده است. در این ساختار سعی شده تا حد امکان از بخشهای آنالوگ مدار کاسته و بیشتر بخشها بهصورت دیجیتال و نرمافزاری (SDR) پیادهسازی شود، تا ضمن ایجاد قابلیت و امنیت بیشتر، از حجم مدار کاسته و پیاده سازی ساده تر شود. آزمایشات متعدّدی برای ارزیابی مدار بر روی فرستنده و گیرنده انجام شده است، که از مهمترین آنها میتوان به نرخ خطای بیت (BER ) و 0/01 درصد در مورد متر و فرکانس 27 مگاهرتز اشاره کرد. همچنین بهکمک طراحی نرمافزاری، به نرخ متغیر ارسال داده و قابل تنظیم منجر شده است
کلمات کلیدی: بازیابی زمان سمبلها، طراحی نرم افزاری، مدولاسیون شیفت فاز، نرخ خطای بیت، همزمانی حامل
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/84343/