الناز شفیق فرد - دانشجوی دکتری معماری سیستم های کامپیوتری
علی نادری ساعتلو - دکتری مهندسی برق و الکترونیک، استادیار

مسیریاب یکی از مهمترین جز در طراحی های شبکه بر تراشه جهت استفاده بهینه از سطح تراشه می باشد. ارزیابی کارایی بهینه مسیریاب در طراحی، ضرورت دارد. این مقاله مدلسازی سخت افزاری متدی که براساس منطق فازی و کلونی مورچگان برای شبکه بر تراشه به طراحی مسیریاب هایی با بافر می باشند می پردازد و با توجه به اینکه خرابی لینک ها را نیز در مسیریابی ها در نظر می گیرد دارای قابلیت تحمل پذیری خطا نیز می باشد. دو فاکتور مهم منطق فازی و کلونی مورچگان نقش مهمی در انتخاب لینک خروجی جهت مسیریابی داده ها در این متد دارند .کلونی مورچگان با استفاده از طبیعت هیورستیک خود میتواند بطور غریضی بهترین اکتشاف را در جهت یافتن بهترین مسیر از بین فضای راه حل ها انتخاب کند .این متد پیشنهادی بطور موثربا ترکیب دو متد رفتار کلونی مورچگان و سیستم فازی هزینه لینک خروجی را در کنار تخمین احتمال خرابی لینک ، از بابت توان مصرفی وازدحام بصورت متناوب محاسبه میکند.ارزیابی ها در دو نرم افزار Noxim و ISE 1.04 صورت می گیرد که نتایج حاصله از آنان نشان میدهد تحمل پذیری خطا این متد در مقایسه با سه الگوریتم x-first ، FADyAD، Gradient طور میانگین پنجاه درصد و نسبت به الگوریتم ACO-FAR؛ 10 درصد بیشتر میباشد و از نظر مساحت مصرفی در مقایسه با دو روش WH-VC, WH بترتیب 1,2 و 4 برابر کمتر میباشد و از آنجاییکه یکی از اولویت های این متد بر انتخاب مسیر براساس توان مصرفی کمتر لینک میباشد توان مصرفی این متد در مقایسه با الگوریتم های x-، FADyAD، Gradient first تا 75 درصد توان کمتری مصرف می کند، اما در مقابل متد ACON-FAR؛ 9 درصد توان بیشتری مصرف میکند.

شبکه بر تراشه ، کلونی مورچگان ، سیستم فازی ، تحمل پذیری خطا، مساحت مصرفی، توان مصرفی