پیاده سازی الگوریتم رمز نگاری AES بر بستر FPGA با رویکرد رمزنگاری دیجیتالی تصاویر

با توسعه سریع تکنولوژی شبکه، داده های چند رسانه ای از قبیل تصاویر و ویدئو، بصورت گسترده بر روی اینترنت به اشتراک گذاشته شده و یا بر روی هارد دیسک به شکل دیجیتال ذخیره شده است. با این حال، دستیابی های غیر مجاز به اطلاعات شخصی و خاص، به یک مشکل اساسی در دنیای دیجیتال تبدیل شده است. نیاز به رمزنگاری تصاویر برای ایجاد انتقال ایمن تصاویر بر روی شبکه اینترنت و شبکه های مخابرات بی سیم بیشاز پیش افزایش یافته است ولی با توجه به حجم داده های تصویری به نظر می رسد الگوریتم های کلاسیک از کارایی لازم در این زمینه برخوردارنیستند. پس از اینکه الگوریتم رمزنگاری پیشرفته AES در اکتبر سال 2000 میلادی توسط NIST معرفی شد، استفاده از آن بطور گسترده در کاربرد های سخت افزاری و نرم افزاری و به ویژه رمزنگاری دیجیتالی تصاویر و داده ها مورد توجه قرار گرفت. در این مقاله ابتدا الگوریتم رمزنگاری AES بطور کامل مورد بررسی قرار می گیرد. سپس معماری پیشنهادی برای پیاده سازی سخت افزاری این الگوریتم و انجام عملیات رمزنگاری دیجیتالی تصاویر بر روی FPGA ارائه خواهد شد و در نهایت معماری پیشنهادی بر روی FPGA از شرکت Xilinx پیاده سازی خواهد شد تا اهداف کلی از جمله داشتن مدارات پرتابل، همچنین استفاده از قابلیت های آن در داشتن همزمان سرعت و امنیت بالا و قابلیت پیکربندی مجدد را دنبال کند.

Keywords:

الگوریتم , تصاویر , رمزنگاری , FPGA , AES