CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

بررسی و شبیه سازی تاثیرات کاهش گستره هم پوشانی سورس ودرین با گیت بر روی جریان درین و ولتاژ آستانه در یک ترانزیستور سیلیکون بر عایق ( SOI-MOFET)

عنوان مقاله: بررسی و شبیه سازی تاثیرات کاهش گستره هم پوشانی سورس ودرین با گیت بر روی جریان درین و ولتاژ آستانه در یک ترانزیستور سیلیکون بر عایق ( SOI-MOFET)
شناسه ملی مقاله: NEEC02_029
منتشر شده در دومین کنفرانس ملی مهندسی برق در سال 1388
مشخصات نویسندگان مقاله:

محسن خانی پرشکوه - گروه برق- دانشگاه تربیت معلم سبزوار
ایمان عباسپور کازرونی - گروه فیزیک- دانشگاه تربیت معلم سبزوار

خلاصه مقاله:
در تکنولوژی روز دنیا ترانزیستورهای گستره درین نا متقارن (ADSE ) به خاطر بهبود اثرات کانال در تکنولوژی بلای 32 نانو متر اهمیت بالایی پیدا کرده است. یکی از اثرات گستره نامتقارن تاثیر بر روی جریان درین می باشد. به عبارتی جریان درین متناسب با تغییر میزان هم پوشانی بین قسمت سورس یا درین با گیت تغییر می کند. ما در این مقاله در دو حالت تاثیر این تغییرات گستره هم پوشانی را برجریان درین و همچنین بر ولتاژ آستانه مورد بررسی قرار داده ایم تا اثر افزایش طول کانال و تغییر میزان هم پوشانی را تفکیک کنیم. شبیه سازی و بررسی نتایج به کمک نرم افزار silvaco-atlas در این مقاله آورده شده است.

کلمات کلیدی:
ترانزیستور گستره سورس درین نامتقارن (ADSE )، اثرات کانال کوتاه، ولتاژ آستانه

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/86642/