ثاقب کوهپایه عراقی - Center forMultimedia Security and Signal Processing (CMSSP) – Multimedia University- Malaysia

این مقاله یک معماری با پیکر بندی مجدد VLSI سنتی را ارائه می کند که مناسب برای ساخت فیلترهای دیجیتال توان پایین، مرتبه متوسط به بالا، پاسخ ضربه محدود (FIR (Finite Impulse Response هست. این کار توسط یک آرایه با قابلیت پیکربندی مجدد بر پایه تکنیک ( طراحی عملگر اولیه )، (Primitive Operator Design (POD است. مفهوم الگوریتم ژنتیک (Genetic Algorithm (GA برای محاسبه پاسخ فرکانسی فیلترهای مذکور از تبدیل فوریه سریع 256 نقطه ای randix-4 (FFT) استفاده شده است. نتایج نشان می دهند که کارایی فیزیکی سطح و مصرف توان این طراحی، در مقایسه با بقیه FPGA های صنعتی همه منظوره، بسیار قابل رقابت است. در این مقاله سعی شده که کیفیت طراحی فیلتر نیز پیشرفت داشته باشد.

پیکر بندی مجدد، فیلتر پاسخ ضربه محدود، فیلتر دیجیتال توان پایین، الگوریتم ژنتیک، طراحی عملگر اولیه، تبدیل فوریه سریع، پردازش دیجیتالی سیگنال