ارائه یک ساختار جدید برای اینورترهای منبع ولتاژ چند سطحی تک فاز بر مبنای کاهش تعداد کلیدهای نیمه هادی

Publish Year: 1397
نوع سند: مقاله ژورنالی
زبان: Persian
View: 349

This Paper With 12 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

JR_JME-16-52_008

تاریخ نمایه سازی: 16 تیر 1398

Abstract:

در این مقاله یک توپولوژی جدید برای اینورترهای چند سطحی با استفاده از ماژول های چند سطحی و پل اینورتری ارائه شده است. یکی از ویژگی های اساسی این توپولوژی کاهش چشمگیر تعداد کلید های نیمه هادی و منابع تغذیه با افزایش تعداد سطوح ولتاژ خروجی می باشد. برای این ساختار آلگوریتمی جهت تعیین اندازه منابع ولتاژهای DC ارائه شده است. همچنین نحوه تعیین تعداد بهینه الما ن های مدار از جمله تعداد کلید ها، مدار درایور و منابع تغذیه برای دستیابی به بیشترین سطح ولتاژ در خروجی بدست آمده است. برای توپولوژی پیشنهادی نحوه کلیدزنی و تعیین بازه های کلیدزنی به منظور کاهش THD ارائه شده که با استفاده از این روش کلیدزنی، مقدار THD حداقل شده است. جهت ارزیابی و تایید عملکرد توپولوژی پیشنهادی یک نمونه اینورتر با تعداد سطوح 125 سطحی شبیه سازی شده است. همچنین برای نشان دادن قابلیت ساختار پیشنهادی یک نمونه شکل موج ولتاژ محتوی هارمونیک های مرتبه پنجم و هفتم توسط این ساختار تولید شده و نتایج بدست آمده مورد ارزیابی قرار گرفته است.

Keywords:

اینورترهای چندسطحی , کلیدهای دو طرفه , کاهش تعداد کلیدهای نیمه هادی , کاهش THD و مبدل تمام موج

Authors

حسن فشکی فراهانی

دانشکده فنی و مهندسی، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • J. Rodriguez, J. S. Lai, and F. Z. Peng, Multilevel ...
  • K. El-Naggar and T. H. Abdelhamid, Selective harmonic elimination of ...
  • J. Chiasson, L. Tolbert, K. McKenzie, and Z. Du, Real-time ...
  • Z. Pan and F. Z. Peng, Harmonics optimization of the ...
  • E. Babaei, M. T. Haque, and S. H. Hosseini, A ...
  • E. Babaei, S. Hosseini, G. Gharehpetian, M. T. Haque, and ...
  • Y. Hinago and H. Koizumi, A single-phase multilevel inverter using ...
  • S. Laali, K. Abbaszadeh, and H. Lesani, A new algorithm ...
  • J. Leon, S. Vazquez, A. J. Watson, L. G. Franquelo, ...
  • R. Baker and L. Bannister, Electric Power Converter , Massachusetts ...
  • T. Meynard and H. Foch, Multi-level conversion: high voltage choppers ...
  • J. Rodríguez, S. Bernet, B. Wu, J. O. Pontt, and ...
  • J. Ainsworth, M. Davies, P. Fitz, K. Owen, and D. ...
  • P. Wheeler, L. Empringham, and D. Gerry, Improved output waveform ...
  • Z. Du, L. M. Tolbert, J. N. Chiasson, and B. ...
  • S. J. Park, F. S. Kang, S. E. Cho, C. ...
  • E. Babaei, A. Dehqan, and M. Sabahi, Improvement of the ...
  • J. Ebrahimi, E. Babaei, and G. B. Gharehpetian, A new ...
  • P. Lezana and J. Rodríguez, Mixed multicell cascaded multilevel inverter ...
  • L. Li, D. Czarkowski, Y. Liu, and P. Pillay, Multilevel ...
  • J. Mahdavi, A. Agah, A. Ranjbar, and H. Toliyat, Extension ...
  • Y. Nabati and E. Babaei, A new dc-dc converter with ...
  • A. A. Gandomi, S. Saeidabadi, S. H. Hosseini, E. Babaei, ...
  • E. Babaei, S. Laali, and Z. Bayat, A Single-Phase Cascaded ...
  • E. Zamiri, S. Hamkari, M. Moradzadeh, and E. Babaei, A ...
  • E. Babaei and M. Seyed Mahmoodieh, Calculation of output voltage ...
  • E. Babaei, S. Laali, and S. Alilu, Cascaded Multilevel Inverter ...
  • E. Babaei, M. F. Kangarlu, and M. Sabahi, Extended multilevel ...
  • E. Babaei and S. S. Gowgani, Hybrid multilevel inverter using ...
  • E. Babaei, S. Alilu, and S. Laali, A new general ...
  • E. Babaei, A cascade multilevel converter topology with reduced number ...
  • نمایش کامل مراجع