طراحی مدولاتور دلتا سیگمای متعامد پیشخور زمان پیوسته با حذف جمع کننده به روشی جدید برای گیرنده های LOW-IF کم مصرف
Publish place: Tabriz Journal of Electrical Engineering، Vol: 49، Issue: 1
Publish Year: 1398
نوع سند: مقاله ژورنالی
زبان: Persian
View: 336
This Paper With 11 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_TJEE-49-1_027
تاریخ نمایه سازی: 17 تیر 1398
Abstract:
در این مقاله یک مدولاتور دلتا سیگمای متعامد (QDSM) پیشخور[i](FF) زمان پیوسته (CT)مرتبه سه پایین گذر(LP) طراحی شده و بلوکه ای جمع کننده این ساختار با روش جدید سیستمی حذف شده اند. در این روش، تابع تبدیل مدولاتور بدون تغییر باقی می ماند. در نتیجه، با وجود این که محدودیت های ناشی از جمع کننده ها روی حلقه فیلتر رفع شده و مصرف توان و سطح تراشه کاهش یافته است، کارآیی مدولاتور کاهش پیدا نمی کند. مدولاتور طراحی شده برای استاندارد WCDMA با فرکانس مرکزی 1 مگاهرتز و پهنای باند 2 مگاهرتز در تکنولوژی 180nm CMOS در سطح مدار پیاده سازی شده است. نرخ سیگنال به نویز طیف خروجی این مدولاتور با کوانتایزر سه بیتی و به ازای نرخ فرانمونه برداری 32، برابر 75.9 دسی بل است. ضریب شایستگی (FOM) مدولاتور طراحی شده نسبت به نمونه های قبلی بیش از 10% بهبود یافته و به مقدار pj/conv) 0.339) رسیده است.
Keywords:
Authors
علیرضا شمسی
دانشکده مهندسی برق- دانشگاه صنعتی سهند
اسماعیل نجفی اقدم
دانشکده مهندسی برق- دانشگاه صنعتی سهند
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :