بهینه سازی حساسیت خط مرجع ولتاژ کم توان با استفاده از ساختار نوین دوطبقه در زیرآستانه
Publish place: Tabriz Journal of Electrical Engineering، Vol: 48، Issue: 3
Publish Year: 1397
نوع سند: مقاله ژورنالی
زبان: Persian
View: 262
This Paper With 9 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_TJEE-48-3_028
تاریخ نمایه سازی: 17 تیر 1398
Abstract:
در این مقاله روشی نوین به منظور ارتقاء حساسیت خط ولتاژ مرجع خروجی در مراجع ولتاژ کم توان با ولتاژ تغذیه ی پایین ارائه شده است. در توپولوژی جدید پیشنهادی یک مرجع ولتاژ شکاف انرژی در طبقه ی اول قرارگرفته و با تغذیه ی یک مرجع ولتاژ حرارتی در طبقه ی دوم از ولتاژ خروجی طبقه ی اول سبب می گردد، حساسیت خط به طور چشمگیری بهبود یابد. ساختار ارائه شده نسبت به مدارهای مشابه از حساسیت خط بهتر و در حدود 0.079 برخوردار می باشد. به کارگیری مدار در ناحیه ی زیر آستانه، طراحی بهینه و حداقل منبع تغذیه ی mV 250 منجر به اتلاف توان pW 36.2 می گردد که آن را در رده ی مراجع بسیار کم مصرف قرار می دهد. مدار پیشنهادی در تکنولوژی um CMOS 0.18 شبیه سازی شده و همچنین به منظور ارزیابی در شرایطی نزدیک به واقعیت، اثرات عدم تطابق المان ها و تغییر فرآیند نیز در عملکرد ساختار مورد مطالعه قرارگرفته است.
Keywords:
Authors
محمد عظیمی دستگردی
دانشکده مهندسی برق - دانشگاه آزاد اسلامی واحد نجف آباد
مهدی حبیبی
دانشکده مهندسی برق - دانشگاه آزاد اسلامی واحد نجف آباد
مهدی دولتشاهی
دانشکده مهندسی برق - دانشگاه آزاد اسلامی واحد نجف آباد
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :