

## عنوان مقاله:

بهبود طراحی یک جمع کننده 256 بیتی پیش بینی رقم نقلی با استفاده از فناوری 66 نانومتر

## محل انتشار:

سومین همایش ملی دانش و فناوری مهندسی برق، کامپیوتر و مکانیک ایران (سال: 1398)

تعداد صفحات اصل مقاله: 11

## نویسندگان:

مریم افشاری - کارشناسی ارشد، مهندسی کامپیوتر، دانشگاه اصفهان، اصفهان

محمدرضا رشادی نژاد - استادیار، دانشکده کامپیوتر، دانشگاه اصفهان، اصفهان

## خلاصه مقاله:

در این مقاله، طراحی یک جمع کننده 256 بیتی پیش بینی رقم نقلی با استفاده از فناوری 22 نانومتر سیلیکون فشرده شده انجام شده است. جمع کننده پیشنهادی شامل مزایای هر دو طراحی ایستا و پویا هست که کاهش توان، افزایش حاشیه نویز و افزایش سرعت را ارائه می دهد. عملکرد سرعت جمع کننده 256 بیتی پیشنهادی به طور موثری با محاسبه جداگانه رقم نقلی های زوج و فرد با استفاده از زنجیره های رقم نقلی منچستر افزایش پیدا می کند. شبیه سازی مدار در نرم افزار HSPICE و با استفاده از فناوری 22 نانومتر سیلیکون فشرده شده PTM Cmos و منبع تغذیه 0.8 ولت انجام شده است. نتایج شبیه سازی نشان می دهند که جمع کننده پیشنهادی 256 بیتی پیاده سازی شده با ماژول های جمع کننده 8 بیتی افزایش سرعت عملکرد قابل ملاحظه ای در مقایسه با جمع کننده 256 بیتی معمول که با ماژول های 4 بیتی MCC پیاده سازی شده اند، دارد.

## کلمات کلیدی:

جمع کننده پیش بینی رقم نقلی، منطق دومینو، زنجیره رقم نقلی منچستر، حاشیه نویز، مقیاس تکنولوژی

## لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/925650>

