CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

تحلیل،طراحی و شبیه سازی یک تقویت کننده عملیاتی تمام تفاضلی

عنوان مقاله: تحلیل،طراحی و شبیه سازی یک تقویت کننده عملیاتی تمام تفاضلی
شناسه (COI) مقاله: DMECONF05_131
منتشر شده در پنجمین کنفرانس سراسری دانش و فناوری مهندسی مکانیک و برق ایران در سال 1398
مشخصات نویسندگان مقاله:

بابک غلامی - دانشگاه آزاد اسلامی-واحد کازرون

خلاصه مقاله:
این مقاله، تحلیل و طراحی یک تقویت کننده عملیاتی تمام تفاضلی با بهره و سرعت بالا را ارایه میدهد. این آپ امپبرای مدار نمونه بردار و نگهدار یک مبدل آنالوگ به دیجیتال 14 بیتی طراحی شده است. هم آپ امپ اصلی و هم آپ امپافزاینده بهره کاسکود تاشده تمام تفاضلی است. آپ امپ اصلی دارای مدار فیدبک مد مشترک سوییچ خازنی است. آپ امپافزاینده بهره بصورت یک دنبال کننده اتصال پیدا کرده است. آپ امپ در فرایند CMOS با اندازه 0.18μm و با ولتاژ تغذیه 3 ولت طراحی شده است. شبیه سازی Hspice نشان میدهد که آپ امپ دارای بهره DC برابر با 112dB و پهنای باند بهره واحد برابر با 1/15GHz است.

کلمات کلیدی:
آپ امپ تمام تفاضلی، کاسکود تاشده، تقویت کننده افزاینده بهره

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/978510/