

عنوان مقاله:

تحلیل تاثیر تغییرات ضخامت و ارتفاع FIN بر توان مصرفی و تاخیر انتشاری در تمام جمع کننده ی-CMOS آمیخته

محل انتشار:

پنجمین کنفرانس ملی مهندسی برق و مکترونیک ایران (سال: 1398)

تعداد صفحات اصل مقاله: 10

نویسندگان:

تیمور راشدزاده - گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

سید محمدعلی ریاضی - گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

نجمه چراغی شیرازی - گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

خلاصه مقاله:

تکنولوژی CMOS به دلیل داشتن برخی محدودیتها مانند اثرکانال کوتاه، تلفات توان، جریان نشتی و غیره، کاربرد مدارهای الکترونیکی در مقیاسنانو را با چالش جدی روبرو کرده است. اخیراً پژوهشهای فراوانی برای یافتن جایگزین مناسبی به جای تکنولوژی CMOS صورت گرفته است. ترانزیستور 1F1F از تکنولوژیهای جایگزین است که قادر به طراحی مدار در مقیاس نانو با کارایی بالا و مصرف توان کم است که میتواند با استفاده از فناوری سازگار با CMOS مانند لیتوگرافی ساخته شود. شبیه عملکرد آن تقریباً شبیه به ترانزیستور MOSFET مرسوم است. اساس کار این مقاله طراحی تمام جمع کننده به سبک منطقی-CMOS2 آمیخته با استفاده از ترانزیستور 1F1F، مدل BSIM-CMG3، دوگیتی و ساختار 1F1F روی BULK میباشد. در این مقاله با توجه به ساختار و معماری ترانزیستور 1F1F، تاثیر تغییرات ضخامت و ارتفاع FINها بر روی پارامترهای خروجی تمام جمع کننده مانند تاخیر انتشاری و متوسط توان مصرفی سلول تمام جمع کننده مورد بررسی قرار میگیرد. جهت طراحی جمع کننده از تکنولوژی 16 نانومتر و منبع تغذیه 0,2 ولت و از شبیه ساز HSPICE استفاده خواهد شد. مطابق نتایج شبیه سازی با افزایش ارتفاع و ضخامت FIN، متوسط توان مصرفی تمام جمع کننده افزایش پیدا میکند و تاخیر انتشاری تمام جمع کننده کاهش پیدا میکند و بالعکس.

کلمات کلیدی:

تمام جمع کننده -CMOS آمیخته، 1F1F، ضخامت و ارتفاع FIN، توان مصرفی، تاخیر انتشاری

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/988352>

