

عنوان مقاله:

تحلیل تاثیر تغییرات معماری FIN بر جریان Drain در ترانزیستورهای FINFET

محل انتشار:

پنجمین کنفرانس ملی مهندسی برق و مکترونیک ایران (سال: 1398)

تعداد صفحات اصل مقاله: 10

نویسندگان:

تیمور راشدزاده - گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

سیدمحمدعلی ریاضی - گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

نجمه چراغی شیرازی - گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

خلاصه مقاله:

تکنولوژی FINFET1 یکی از راه‌های نهایی برای قانون Moore است. اخیراً پژوهش‌های فراوانی برای یافتن جایگزین مناسبی به جای تکنولوژی CMOS صورت گرفته است. تکنولوژی CMOS2 به دلیل داشتن برخی محدودیتها مانند اثر کانال کوتاه، تلفات توان، جریان نشتی و غیره، کاربرد مدارهای الکترونیکی در مقیاس نانو را با چالش جدی روبرو کرده است. ترانزیستور FINFET یکی از تکنولوژیهای جایگزین است که قادر به طراحی مدار در مقیاس نانو با کارایی بالا و مصرف توان کم است که میتواند با استفاده از فن آوری سازگار با CMOS مانند لیتوگرافی ساخته شود. شیوه عملکرد آن تقریباً شبیه به ترانزیستور MOSFET مرسوم است. FINFET دارای پایه‌های درین و سورس و یک ترمینال گیت که جریان عبوری را کنترل میکند. در این مقاله با توجه به ساختار و معماری ترانزیستور FINFET، تاثیر تغییرات معماری FIN همچون ضخامت، ارتفاع و تعداد FIN بر روی جریان Drain ترانزیستور FINFET مورد بررسی قرار میگیرد. جهت طراحی از ترانزیستور FINFET مدل BSIM-CMG3، دو-گیتی و ساختار FINFET روی BULK با تکنولوژی 16 نانومتر و منبع تغذیه 0,2 ولت و برای شبیه سازی از شبیه ساز HSPICE استفاده خواهد شد. مطابق نتایج شبیه سازی با افزایش ارتفاع و ضخامت و تعداد FIN، جریان Drain ترانزیستور FINFET افزایش پیدا میکند و بلعکس.

کلمات کلیدی:

ترانزیستور FINFET، معماری FIN، مقاومت و خازن پارازیتی، جریان Drain

لینک ثابت مقاله در پایگاه سیویلیکا:

<https://civilica.com/doc/988353>

