ارائه یک روش نوین جهت کاهش توان مصرفی مبدلهای آنالوگ به دیجیتال FLASH و مقایسه ان با شیوه های متداول

Publish Year: 1389
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,356

This Paper With 9 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ISCEE13_372

تاریخ نمایه سازی: 14 مرداد 1389

Abstract:

نظر به اینکه در معماری مبدلهای Flash A/D رابطه میان تعداد بیت خروجی و تعداد مقایسه گرها نمایی است لذا توان مصرفی در این نوع مبدلها نوعا زیادمی باشد با توجه به این واقعیت با افزایش رزولوشن مبدل مقایسه گرها سهم عمده ای در افزایش توان مصرفی مبدل Flash A/D ایفا می کنند دراینمقاله ابتدا ساختار مبدلهای Flash بررس شده و سپس روشهای متداول که تاکنون جهت کاهش توان مصرفی این مبدلها ارائه شده مورد بررسی قرا رگرفته است در ادامه روش نوینی مبتنی بر کاهش تعداد مقایسه گرها جهت کاهش توان مصرفی این نوع مبدلها ارائه شده است دراین روش نوین از یک مدار T/H جدید استفاده شده است روش پیشنهادی برای یک مبدل Flash A/D با رزولوشن 6BIT و نرخ نمونه برداری 528MSample/s اعمال شده و توان مصرفی ان توسط شبیه سازی های HSPICE مورد ارزیابی قرا رگرفته است.

Authors

محمد سالمی

دانشجوی کارشناسی ارشد

ابراهیم برزآبادی

دانشیار دانشگاه آزاد نجف آباد

سیدمحسن موسوی

دانشیار دانشگاه اصفهان

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • b 1.1 GSample/s CMOS A/D 6 A:ه [1] G.Geelen, converter", ...
  • Aء [2] K. R. Stafford, P. R. Gray, R. A. ...
  • H. Okada, Y. Hashimoto, "Offset Calibrating Comparator Array for 1.2-V, ...
  • S. Sheikhaei, S. Mirabbasi, A. Ivanov, "A 4-bit 5 GS/s ...
  • M. Choi, A. A. Abidi, " A 6-b 1.3-Gsample/s A/D ...
  • Chia-CChun Tsai, Kai-Wei Hong, Yuh-Shyan Hwang, Wen-Ta Lee, Trong-Yen Lee, ...
  • نمایش کامل مراجع