طراحی حافظه مغناطیسی توان پایین در حضور تغییرات فرایند ساخت
Publish place: Journal of Iranian Association of Electrical and Electronics Engineers، Vol: 18، Issue: 1
Publish Year: 1399
نوع سند: مقاله ژورنالی
زبان: Persian
View: 429
This Paper With 8 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_JIAE-18-1_007
تاریخ نمایه سازی: 3 اسفند 1399
Abstract:
چکیده – با پیشرفت تکنولوژی و کوچک شدن اندازهی ترانزیستورها به ویژه در تکنولوژیهای کمتر از 90 نانومتر، یکی از بزرگترین مشکلات مدارهای CMOS متعارف مصرف توان ایستای بالا به خاطر افزایش نمایی جریان نشتی ترانزیستورها است. افزارههای spintronic از جمله پیوند تونل مغناطیسی ((magnetic tunnel junction MTJ به علت مصرف توان ایستای پایین, غیرفرار بودن, سازگاری با ترانزیستورهای CMOS و امکان ساخت در چگالیهای بالا یکی از گزینههای جایگزین برای طراحی مدارهای ترکیبی MTJ/CMOS هستند. در سالهای اخیر چندین حافظه مغناطیسی با استفاده از MTJ طراحی و ارائه شده است. این حافظه ها از مشکلاتی مانند مصرف توان بالا و سرعت پایین رنج میبرند. در این مقاله روش نوشتن جدیدی برای کاهش توان پویای مصرفی مدار و اصلاحاتی برای کاهش توان ایستا در مدار مورد استفاده برای نوشتن در MTJ ها ارایه شده است. نتایج شبیهسازیها نشان میدهد که حافظه پیشنهادی نسبت به حافظه های پیشین تا 97 درصد توان ایستا و تا 71 درصد توان پویای کمتری مصرف میکند.
Keywords:
Authors
علیرضا حسن زاده
Shahid Beheshti University
سهیلا قصابی
Shahid Beheshti University
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :