طراحی و شبیه سازی یک واحد حساب و منطق 64×64 بیتی با سرعت کلاک 2 گیگا هرتز در تکنولوژی 130 نانومتر

Publish Year: 1399
نوع سند: مقاله ژورنالی
زبان: Persian
View: 608

This Paper With 11 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

JR_JIAE-18-1_011

تاریخ نمایه سازی: 3 اسفند 1399

Abstract:

در این مقاله هدف طراحی یک واحد حساب و منطق 64×64 بیتی با توان، تأخیر پایین و سرعت بالا می باشد. واحد حساب و منطق عملیات محاسباتی نظیر جمع و ضرب را انجام می دهد. جمع کننده ها نقش مهمی در واحد حساب و منطق دارند. برای طراحی جمع کننده، از ترکیب جمع کننده های انتخاب کننده ی نقلی و جمع کننده پیش بینی کننده نقلی و همچنین از مدار "جمع کننده با یک" برای دستیابی به سرعت بالا و سخت افزار کم استفاده شده است. در طراحی ضرب کننده از الگوریتم بوث و از ساختار والاس استفاده شده است. ضرب کننده ارائه شده بر اساس تکنیک خط لوله می باشد. در ساختار والاس از کمپرسورها برای فشرده سازی حاصلضرب های جزئی استفاده شده است. استفاده از الگوریتم بوث برای تولید حاصلضرب های جزئی، منجر به بهبود سرعت ضرب کننده شده است. تأخیر و توان مصرفی بدست آمده برای جمع کننده  64 بیتی در ولتاژ تغذیه 3.1 ولت و فرکانس 2 گیگا هرتز به ترتیب برابر 112 پیکو ثانیه و 12 میلی وات و برای ضرب کننده، تأخیر برابر با 291 پیکوثانیه و توان 950 میلی وات می باشد. ساختارهای ارائه شده با استفاده از تکنولوژی CMOS 130nm پیاده سازی شده اند.

Authors

مریم سیستانی زاده

Department of Electrical Engineering, Khoy Branch, Islamic Azad University, Khoy, Iran

رضا حسینی

Department of Electrical Engineering, Khoy Branch, Islamic Azad University, Khoy, Iran

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • [1] A. Uniyal and V. Niranjan, A new16-bit ALU using ...
  • [2] M. Mukhedkar and W.B. Pandurang, A 180 nm Efficient ...
  • [3] S.K. Yezerla , B.R. Naik, Design and Estimation of ...
  • [4] P. B. Natarajan1, S. K. Ghosh1, R. Karthik1, Low ...
  • [5] P. Balasubramanian, C. Dang, D. L. Maskell, and K. ...
  • [6] A. Alghamdi and F. Gebali , Performance Analysis of ...
  • [7] B. Koyada, N. Meghana, Md. O. Jaleel and P. ...
  • [8] M. Bahadori, M. Kamal, A. Afzali-Kusha, High-Speed And Energy-Efficient ...
  • [9[ Y. Kim and L. S. Kim, 64-bit carry-select adder ...
  • [10] H. G. Tamar, A.G. Tamar, K. Hadidi, A. ...
  • [11] X.V. Luu, T. T. Hoang, and T.T. Bui, A.V. ...
  • [12] M. Ghasemzadeh, A. Akbari, Kh. Hadidi, An Ultra High ...
  • [13] R. Prathiba, P. Sandhya, R. Varun, Design of ...
  • [14] L. Qian, Ch. Wang, W. Liu, F. Lombardi ...
  • [15] S. Bokade, P. Dakhole, CLA based 32-Bit Signed Pipelined ...
  • [16] G.C. Ram, D. S. Rani, R. Balasaikesava, K.B. Sindhuri, ...
  • [17] S. Asif, Y. Kong, Performance Analysis of Wallace and ...
  • [18] A. Mandloi, S. Agrawal ,S. Sharma, S. Shrivastava, ...
  • [19] K.vyas, G. Jain, V. K. Maurya , A. Mehra, ...
  • [20] D. Balobas and N. Konofaos, Low-power high-performance CMOS 5-2 ...
  • [21] Sh. Asif, Y. Kong, Design of an Algorithmic Wallace ...
  • [22] D. Kumar, M. Kumar, Modified 4-2 Compressor Using Improved ...
  • [23] V. S. C. Kumar, P. Bujjibabu, Design and ...
  • [24] R Kshirsagar, E .V. Aishwarya, A. Sh. Vishwanath, ...
  • [25] T. Y. Chang and M. J. Hsiao, Carry-select adder ...
  • [26] G.A. Ruiz, M. Granda, An area-efficient static CMOS carry-select ...
  • [27] Y. He and C.H. Chang, A Power-Delay Efficient Hybrid ...
  • [28] F.S. Anderson, et. al., The IBM system 360/91 floating ...
  • [29] L.R. Wang, S.J. Jou and C.L. Lee, “A well-structured ...
  • [30[H. Ghasemizadeh, A. Fathi, and A. Ghasemzadeh, "High Speed 16×16-bit ...
  • [31] S.H Shieh, D.C Huang, Y.Y. Chu, Low Voltage and ...
  • [32] P.I. Chuang, et. al ,A 148ps 135mW 64-bit Adder ...
  • [33] L.L Oliveira, et al, A Comparison of Layout Implementations ...
  • [34] SH.Teymouri, Design and Implemention 1GHz , 32 Bit ALU ...
  • ندارد ...
  • نمایش کامل مراجع