ورود
مقالات فارسیISIکنفرانسهاژورنالها

کاهش انرژی مصرفی استاتیک با استفاده از سیستم چند FPGA ناهمگن

Publish place: Journal of Computational Intelligence in Electrical Engineering، Vol: 6، Issue: 2
Publish Year: 1394
نوع سند: مقاله ژورنالی
زبان: Persian
View: 196

This Paper With 10 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:
https://civilica.com/doc/1359979

شناسه ملی سند علمی:

JR_ISEE-6-2_005

تاریخ نمایه سازی: 6 دی 1400

Abstract:

امروزه انرژی مصرفی در سیستم های مبتنی بر FPGA از پارامترهای مهم به شمار می آید. این پارامتر در برخی کاربردها با منبع محدود انرژی اهمیت بیشتری می یابد. انرژی مصرفی در یک سیستم شامل انرژی مصرفی استاتیک و دینامیک است. به دلیل محدودیت های یک تراشه FPGA در برخی کاربردها، از چند تراشه در کنار هم استفاده می شود. در این مقاله برای کاهش انرژی مصرفی استاتیک، استفاده از معماری ناهمگن پیشنهاد شده است و با استفاده از الگوریتم کلونی مورچه ها، وظایف بلادرنگ در یک سیستم نمونه برای هر دو حالت همگن و ناهمگن زمان بندی شده اند و نتایج هر کدام از نظر انرژی مصرفی، با تخمین از روی تعداد بلاک و زمان هر وظیفه، با هم مقایسه شده اند. برای حالتی که تعداد وظایف در هر برهه زمانی ثابت نیست، سیستم ناهمگن بطور میانگین ۱/۷ درصد در مصرف انرژی نسبت به سیستم همگن صرفه جویی داشته است.

Keywords:

Authors

محسن کیانی

- دانشجوی دکتری، دانشکده فنی و مهندسی، گروه کامپیوتر- دانشگاه رازی کرمانشاه- کرمانشاه- ایران

عبدالله چاله چاله

استادیار، دانشکده فنی و مهندسی، گروه کامپیوتر- دانشگاه رازی کرمانشاه- کرمانشاه- ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • Chang C., Wawrzynek J., Brodersen R.W., "BEE۲: a high-end reconfigurable ...
  • Lu Y., Marconi T., Bertels K., Gaydadjiev G., "Online task ...
  • Gu Z., Yuan M., He X., "Optimal static task scheduling ...
  • Perng N. C., Chen J. J., Yang C. Y., Kuo ...
  • Jing C., Zhu Y., Li M. "Energy-efficient scheduling on multi-FPGA ...
  • Li F., Lin Y., He L., "Vdd Programmability to Reduce ...
  • Khandelwal V., Davoodi A., Srivastava A., "Simultaneous V/sub t/ Selection ...
  • Li F., Lin Y., He L., "FPGA Power Reduction Using ...
  • Wang Q., Gupta S., Anderson J. H., "Clock Power Reduction ...
  • Sun F., Wang H., Fu F., Li X., "Survey of ...
  • Czapski P. P., Sluzek A., "A Survey on System-Level Techniques ...
  • Shang L., Kaviani A. S., Bathala K., "Dynamic Power Consumption ...
  • Gayasen A., Tsai Y., Vijaykrishnan N., Kandemir M., Irwin M.J., ...
  • Anderson J. H., Najm F. N., "Active Leakage Power Optimization ...
  • Virtex-۵ Family Overview, Technical Report, DS۱۰۰ (v۵.۰) February ۶, ۲۰۰۹. ...
  • Ishihara S., Hariyama M., Kameyama M., "A low-power FPGA based ...
  • Dorigo M., Mauro B., Thomas S., "Ant colony optimization", Computational ...
  • Partial Reconfiguration User Guide, Xilinx Inc. UG۷۰۲, Ver. ۱۲.۱, May ...
    • نمایش کامل مراجع