تحلیل و طراحی یک جمع کننده چند بیتی با رویکرد کاهش توان به کمک ترانزیستورهایCNTFET
Publish place: The 5th National Conference on New Technologies in Electrical, Computer and Mechanical Engineering of Iran
Publish Year: 1401
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 213
This Paper With 13 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
STCONF05_313
تاریخ نمایه سازی: 24 مهر 1401
Abstract:
رشد و توسعه دیجیتال این را می طلبد که تجهیزاتی دارای توان مصرف پایین پا به میدان بگذارند. پژوهشها نشان دهنده این است که CNTFET به عنوان یک راهکار برای کاهش توان موردی مناسب قلمداد می شود. بنابراین این مطالعه با هدف تحلیل و طراحی یک جمع کننده چند بیتی با رویکرد کاهش توان به کمک ترانزیستورهای CNTFET انجام شود. در این مطالعه که به صورت شبیه سازی با نرم افزار HSPICE انجام شد، عواملی تعیین کننده کاهش توان مصرفی شامل POWER, Delay, EDP, PDP در مدارهای تمام جمع کننده یک و چهار بیتی با ترانزیستورهای MOSFET &CNTFET مورد مقایسه قرار گرفتند. یافته ها پژوهش نشان دهنده این بود که بین مصرف، تاخیر PDP و EDP مدارهای تک بیتی با ترانزیستور CNTFET کمتر از همین مدارها با ترانیزستور MOSFET است. علاوه بر این به غیر میزان تاخیر مدار، با افزایش تمام جمع کننده از یک بیتی به چهار بیتی، درصد افزایش سایر متغیرهای کاهش توان مصرفی، در مدارها با ترانیزستور CNTFET به مراتب کمتر از MOSFET بود. با توجه به یافته های این مطالعه نتیجه گیری شد که تمام جمع کننده با ترانزیستور CNTFET منجر به کاهش توان مصرفی در مدار می شوند.
Keywords:
Authors
رسول باقرپور
دانشجوی ارشد مهندسی برق الکترونیک، واحد کازرون دانشگاه آزاد اسلامی،کازرون، ایران
مهدی تقی زاده
استاد گروه برق، دانشکده برق و کامپیوتر، واحد کازرون دانشگاه آزاد اسلامی، کازرون، ایران
جاسم جمالی
استاد گروه برق، دانشکده برق و کامپیوتر، واحد کازرون دانشگاه آزاد اسلامی، کازرون، ایران