جمع کننده به سبک پل نردبانی با کارایی بالا

جمع کننده ها عنصر اصلی در مدارهای حسابی مانند تفریق کننده ها، ضرب کننده ها و تقسیم کننده ها هستند. جمع کننده ها را میتوان در سطوح افزاره، مدار، معماری و الگور یتمی بهینه سازی کرد. در این مقاله یک جمع-کننده نوین یک بیتی کم مصرف با کارایی بالاپیاده سازی شده است. تمام جمع کننده پیشنهادی با سبک پل نردبانی طراحی شده است. در این سبک طراحی، هریک از شبکه های بالابرنده و پایینبرنده از دو حلقه پل تشکیل شده اند که ترانزیستورهای مسیرهای مختلف را به اشتراک میگذارند تا مسیرهای جدیدی را از خطوط تغذیه تا مدار ایجاد کنند. این سبک طراحی نسبت به طراحی سیماس ساختاری فشرده تر و بسیار منظم تر به دست میدهد و در مقابل تغییرات فرایند پایدار است. شبیه سازی در فناوری۱۸۰ نانومتر و در گوشه های فرآیند با استفاده از ترانزیستورهای سریع، کند و ترکیبهای آنها انجام شده است. نتایج شبیه سازی بیانگر برتری ساختار پیشنهادی نسبت به ساختارهای مشابه از نظر تاخیر، مساحت مصرفی و توان در تاخیر است.

Keywords:

CMOS , VLSI , تمام جمع کننده , سبک پل نردبانی