کاهش گیتهای منطقی ترکیبی در مدارات دیجیتال با اعمال الگوریتم حداقلسازی حلقه در زیر بخشهای گراف ابرمکعبی
Publish place: 15th Iranian Student Conference on Electrical Engineering
Publish Year: 1391
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 782
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE15_229
تاریخ نمایه سازی: 3 آذر 1391
Abstract:
سادهسازی توابع بولی نقش پر اهمیتی در کاهش گیتهای منطقی و در نتیجه کاهش حجم دستگاههای الکترونیکی دارد. هدف از این مقاله ارائه روشی برای سادهسازی توابع بولی با تعداد متغیر زیاد است به صورتی که تابع به سادهترین حالت آن تبدیل شود. روش معرفی شده مبتنی بر اعمال قانون حلقه در زیر بخش-های گراف ابر مکعبی است. فلوچارت و الگوریتم روش ارائه شده است، آزمایشات نشان داد متناسب با رابطه پیچیدگی زمانی، این روش در زمان کمتر نسبت به روش- های پیشین تابع بولی را به سادهترین حالت آن تبدیل میکند، الگوریتم حلقه تابع تست را در 5.3 ثانیه ساده میکند. علاوه بر ویژگی کاهش زمان پردازش و کیفیت سادهسازی، خروجی گراف مجاورت این الگوریتم برای اتصال گیتهای منطقی قابل استفاده است و یک نمونه طراحی گیتهای مداری انجام شده است.
Keywords:
Authors
عادل دمشقی
دانشجوی کارشناسی ارشد دانشگاه تربیت دبیر شهید رجایی
مهرنوش کمرزین
دانشجوی کارشناسی دانشگاه تربیت دبیر شهید رجایی
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :