طراحی و شبیه سازی یک جمع کننده جدیدبا مصرف توان پایین و سرعت بالا برای مدارات آنالوگ - دیجیتال
Publish place: 15th Iranian Student Conference on Electrical Engineering
Publish Year: 1391
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,453
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE15_237
تاریخ نمایه سازی: 3 آذر 1391
Abstract:
جمع کننده ها عنصر مرکزی برای مدارات ریاضی پچیده مانند جمع، ضرب، تقسیم و توان (نمایی )می باشند . با توجه به این مهم ایده و تحقیقات جدید برای ساخت تمام جمع کننده ها ضروری است. در این مقاله یک جمع کننده با توان پایین و سرعت بالا ارائه شده است که از طراحی مدار آنالوگ دیجیتال ترکیبی (هایبرید) به منظور افزایش انتشارcarryاستفاده شده است. این جمع کننده دارای تاخیر 80psو مصرف توان 1uw می باشد. شبیه سازی ها و نتایجنشان می دهند که طرح پیشنهادی منجر به یک جمع کننده با توان مصرفی پایین و سرعت بالا می باشد لذا انتظار می رود در مدارات آنالوگ و دیجیتال استفادهشود. مقدار ولتاژ منبع مدار0.65-1.2v می باشد و مدار بر اساس تکنولوژیnm,cmos350با استفاده از نرم افزارhspice شبه سازی شده است
Keywords:
Authors
مریم پارسا
دانشجوی کارشناسی ارشد الکترونیک
حاتم محمدی کامروا
عضو هیئت علمی دانشگاه آزادفسا
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :