A ۱۰-Bit Low Power SAR ADC with a New Control Logic Using Monotonic Capacitor-Switching
Publish place: Telecommunication devices، Vol: 3، Issue: 3
Publish Year: 1393
نوع سند: مقاله ژورنالی
زبان: English
View: 112
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_TDMA-3-3_007
تاریخ نمایه سازی: 28 مرداد 1402
Abstract:
A ۱۰ bit Low power ۶۶۶KS/s successive approximation register is presented. Monotonic capacitor-switching has been employed to reduce the switching energy power and total capacitance by ۸۱% and ۵۰% respectively. The ADC achieves an SNDR of ۵۳.۶ dB and ENOB of ۸.۶۱, while the power consumption and supply voltage are ۰.۸۳mW and ۱.۲V respectively. all simulations are carried out using cadence simulating software in ۰.۱۸um technology.
Keywords:
Authors
Morteza Rahimi
Department of Electrical Engineering, Sadjad University of Technology, Mashhad, Iran
Abbas Golmakani
Department of Electrical Engineering, Sadjad University of Technology, Mashhad, Iran
Mohammad Ali Heydari
Department of Electrical Engineering, Sadjad University of Technology, Mashhad, Iran
Mohammad Hossein Mesgarof
Department of Electrical Engineering, Sadjad University of Technology, Mashhad, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :