بهبود مرحله چینش در FPGA ها با استفاده از الگوریتم های تکامل
Publish place: The First National Conference Of New Achievements In Electrical Engineering, Computer And Medical Engineering
Publish Year: 1402
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 155
This Paper With 14 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CSCONFERENCE01_080
تاریخ نمایه سازی: 22 آذر 1402
Abstract:
یکی از مراحل در تبدیل کد سخت افزاری به دنباله هایی از صفر و یک ها که به جریان بیتی معروف است. مرحله چینش است.چینش وقت گیر ترین مرحله در تبدیل می باشد و حدود نیمی از زمان کامپایل به آن اختصاص دارد. امروزه بیشتر برای چینش ازالگوریتم شبیه سازی گداختگی فلزات استفاده می شود. این الگوریتم از لحاظ بهینه سازی خوب عمل می کند اما مدت زمان اجرایآن مخصوصا برای مدارهای بزرگ زیاد است. در این مقاله از الگوریتم ژنتیک به دلیل خاصیت موازی که دارد برای چینش درFPGA ها استفاده شده است. دو عملگر مهم در الگوریتم ژنتیک» عملگر ترکیب و عملگر جهش می باشد. برای آزمایش الگوریتمپیشنهادی از محموعه داده MCNC استفاده شده است. نتایج پیاده سازی نشان می دهد که الگوریتم پیشنهادی برای پارامتر طولسیم به خوبی الگوریتم شبیه سازی گداختگی فلزات نیست اما زمان اجرای الگوریتم به صورت محسوسی کاهش بافته است. الگوریتمپیشنهادی از نظر طول سیم و زمان اجرا نسبت به الگوریتم های تکاملی مشابه. مانند CSR بهتر عمل کرده است.
Keywords:
Authors
ساحل جواهرنیا
استادیار گروه برق، واحد صوفیان، دانشگاه آزاد اسلامی، صوفیان، ایران
مژگان جواهرنیا
استادیار گروه ریاضی، واحد شبستر، دانشگاه آزاد اسلامی، شبستر، ایران