طراحی آشکار ساز فاز- فرکانس پویا و پمپ بار با توان مصرفی پاییندر فناوری ۱۸۰ نانومتر

Publish Year: 1403
نوع سند: مقاله ژورنالی
زبان: Persian
View: 10

This Paper With 10 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

JR_TJEE-54-2_001

تاریخ نمایه سازی: 27 مرداد 1403

Abstract:

حلقه قفل تاخیر به طور وسیع در مدارات سنتز کننده های فرکانس، فرستنده-گیرنده های دیجیتالی و همزمان سازی کلاک استفاده می شود.در حال حاضر، حلقه قفل تاخیر به علت زمان قفل شدن کمتر، سرعت بالاتر، شرایط بهتر از نظر پایداری و جیتر کمتربیشتر ازحلقه قفل فاز مورد توجه قرار می گیرد. در این مقاله، یک آشکارساز فاز-فرکانس پویا مبتنی بر وارونگر CMOS و مالتی پلکسر با ترمیم سطحMSL) ) ارائه می شود. در ادامه، یک پمپ بار جدید پیشنهاد می شود که تطابق جریانی دقیقی دارد. پمپ بار مبتنی بر تقویت کننده با فیدبک مثبت است که بهره بالایی دارد و در عین حال توان مصرفی آن نسبت به ساختار مرسوم افزایش نیافته است. نتایج شبیه سازی درفناوری۱۸/۰میکرومتر و با ولتاژ تغذیه ۸/۱ ولت توسط نرم افزار Cadence انجام می شود. نتایج شبیه سازی نشان می دهد که مقدار توان مصرفی استاتیک آشکارساز فاز-فرکانس برابر ۵/۰ میکرو وات و حداکثر فرکانس کاری آن ۲ گیگاهرتز است. هم چنین، تطابق جریانی پمپ بارحدود ۵/۹۹ درصد است .

Keywords:

سنتز کننده های فرکانس , حلقه قفل تاخیر , آشکار ساز فاز- فرکانس پویا , پمپ بار , توان مصرفی پایین

Authors

فاطمه اسماعیلی سراجی

گروه مهندسی برق ، واحد ساری ، دانشگاه آزاد اسلامی ، ساری ، ایران

علیرضا قربانی

گروه مهندسی برق ، واحد ساری ، دانشگاه آزاد اسلامی ، ساری ، ایران

سید محمود انیشه

گروه مهندسی برق ، واحد ساری ، دانشگاه آزاد اسلامی ، ساری ، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • B. Razavi, RF Microelectronics, Prentice Hall, ۲۰۱۲ ...
  • J. M. Lin, C. Y. Yang, “A Fast-Locking All-Digital Phase-Locked Loop With Dynamic Loop Bandwidth Adjustment,” ...
  • Y. Han ; Q. Zhang ; C. K. Li ; X. D. Li, “Analysis of the ...
  • L. Zhang ; A. K. Poddar ; U. L. Rohde ; A. S. Daryoush, “Phase noise reduction ...
  • V. Melikyan ; V. Gevorgyan, “Low-Jitter Phase-Locked Loop With Ring Voltage Controlled ...
  • P. Maillard, Radiation-hardended by design (RHBD) delay locked loops (DLLs): ...
  • Y. Boulghassoul, L. W. Massengill, A. L. Sternberg, and B. ...
  • R. Jacob Baker, “CMOS Circuit Design, Layout, and Simulation”, Published ...
  • Y. J. Jung, S. W. Lee, D. Shim, W. Kim ...
  • S. DasGupta, “Trends in Single Event Pulse Widths and Pulse ...
  • K. Arshak O. Abubaker E. Jafer "Design and imulation Difference ...
  • Shobhit Kumar Garg, and Balwinder Singh, “A Novel Design of ...
  • Y. Sinan Hanay, "Delay Locked Loop Design," ECE ۶۵۸ Project, ...
  • MJ E. Lee, et aI., "Jitter Transfer Characteristics of Delay-Locked ...
  • H.-H. Chang, J.-W. Lin, and S.-۱. Liu, A Fast Locking ...
  • R. Farjad-Rad et aI., A Low-Power Multiplying DLL for Low-Jitter ...
  • K. Khare, N. Khare, P. Deshpande, and V. Kulhade, "Phase ...
  • Yuwen Wang, Fan Ye, Junyan Ren, “A DLL Based Low-Phase-Noise ...
  • C.M. Hung, K.O. Kenneth, "A Fully Integrated ۱.۵ V ۵.۵ ...
  • K. Sengupta, H. Hashemi, Maximum frequency of operation of CMOS ...
  • J. Alvarez, H. Sanchez, G. Gerosa, R. Countryman, "A wide-bandwidth ...
  • Vaishali; R. K. Sharma, "Low Power Charge Pump with reduced Glitch ...
  • Jyoti Gupta, AnkurSangal and HemlataVerma, “High Speed CMOS charge Pump ...
  • Nishant Kumar and Poornima Mittal, "Performance Investigation of ۲:۱ Multiplexer ...
  • SHEN-FU HSIAO, JIA-SIANG YEH and DA-YEN CHEN, "High-performance Multiplexer-based Logic ...
  • S. M. Anisheh, H. Abbasizadeh, H.Shamsi, C. Dadkhah, K. Y. ...
  • S. M. Anisheh, H. Abbasizadeh, H. Shamsi, C. Dadkhah, K. ...
  • J. A. Galan, A. J. López-Martín, R. G. Carvajal, J. ...
  • Yavari, M.: ‘Hybrid cascode compensation for two-stage CMOS op-amps’‚IEICE trans. ...
  • نمایش کامل مراجع