بررسی و شبیه سازی عملکرد دروازه OR

Publish Year: 1403
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 17

This Paper With 6 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

CONFIT01_0163

تاریخ نمایه سازی: 4 مهر 1403

Abstract:

در مدارات دیجیتالی برای بیان وضعیت کاری مدار، دو حالت وجود دارد. برای بیان مفاهیم و عبارات دیجیتالی به منظور خلاصه نویسی بیش تر از صفر و یک استفاده می شود. شایان به ذکر است ”۱” و ”۰” به کار رفته در مدارات دیجیتالی با صفر و یک عبارات جبری یکسان نیست . در این پژوهش ، دروازه منطقی OR به صورت کامل مورد بررسی قرار گرفته است . مفهوم سطح ”۱” و ”۰”، جدول صحت دروازه OR، علامت اختصاری ، رابطه منطقی ، مدارکلیدی ، شکل ظاهری و مدار داخلی IC ارائه شده است . آزمایشی انجام شده است که درستی جدول صحت عملگر را نشان می دهد و مدار درنرم افزار PROTEUS شبیه سازی شده است و نتیج شبیه سازی شامل روشن و خاموش بودن ”)۱” و ”۰(” خروجی نشان داده شده است

Authors

محمد نیستانی

استاد گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه کوثر بجنورد، بجنورد

شقایق فاطمی زاده

دانشجوی کارشناسی گروه مهندسی اپتیک، دانشکده فنی و مهندسی، دانشگاه کوثر بجنورد، بجنورد