تحلیل آماری و بهبود پایداری سلول های استاندارد دیجیتال در ناحیه زیرآستانه عمیق (0.25V): رویکرد سایزینگ گسسته در تکنولوژی GAAFET نانوورق

طراحی مدارهای دیجیتال در ناحیه زیرآستانه (Sub-threshold) به عنوان راهکاری بنیادین برای کاربردهای اینترنت اشیاء (IoT) و زیست پزشکی با محدودیت شدید انرژی شناخته می شود. با این حال، با گذر فناوری به گره های 3 نانومتر، ترانزیستورهای گیت-همه جانبه (GAAFET) نانوورق با چالش های جدی تغییرپذیری فرآیند ساخت مواجه هستند. در این پژوهش، ما پایداری و عملکرد سلول های استاندارد مبتنی بر GAAFET را در ولتاژ تغذیه تهاجمی 0.25 ولت مورد ارزیابی دقیق قرار می دهیم. نتایج حاصل از 5000 شبیه سازی مونت کارلو نشان می دهد که طراحی استاندارد (Minimum Sizing) با ناپایداری فاجعه باری روبرو است؛ به طوری که بازده تولید (Yield) تنها 27.2٪ و میانگین تاخیر در مقیاس ثانیه است که عملا به معنای شکست عملکردی است. در مقابل، متدولوژی پیشنهادی ما که مبتنی بر "سایزینگ گسسته نانوورق" (Nₛₕₑₑₜ = 3) و بهره گیری از اثر میانگین گیری آماری در ترانزیستورهای پشته ای است، میانگین حاشیه نویز استاتیک (SNM) را از 18.3 میلی ولت به 30.7 میلی ولت افزایش داده و بازده عملکردی را به 45.9٪ بهبود می بخشد. دستاورد برجسته این طرح، کاهش خیره کننده تاخیر انتشار از 880 میلی ثانیه به 11 میکروثانیه (بهبود 4 مرتبه بزرگی) است که "زنده بودن" مدار در ولتاژهای فوق پایین را تضمین می کند. این پژوهش مرزهای فیزیکیVₘᵢₙ را در تکنولوژی GAAFET تعیین می کند.

Keywords:

ترانزیستور نانوورق , منطق زیرآستانه , تغییرات فرآیند , حاشیه نویز استاتیک , طراحی سلول استاندارد