یک طراحی جدید برای مدار XOR مبتنی بر دیود تونلی تشدیدی( RTD )

Publish Year: 1392
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,003

This Paper With 6 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

EOESD01_175

تاریخ نمایه سازی: 11 خرداد 1393

Abstract:

گیت XOR یکی از پرکاربردترین گیت های منطقی است که در طراحی مدارهای محاسباتی مانند مدار تمام جمع کننده (full adder) وکمپرسور (compressor) بسیار پرکاربرد است .معمولا برای ساخت گیتهای XOR پنج ورودی از اتصال دو XOR دو ورودی به صورتآبشاری (cascade) استفاده میشود که این نوع طراحی باعث افزایش تعداد قطعات مصرفی می شود بعلاوه مدار نمی توانست در یک سیکلساعت عمل کند. در این مقاله برای اولین بار با استفاده از دو توپولوژی اتصال دیودهای تونلی تشدیدی با نام GTG2 و GTG3 به طراحی دومدار مختلف برای XOR پنج ورودی بصورت یک گیت منفرد میپردازیم. یکی از مهمترین مزیتهای طراحی XOR پنج ورودی در یکگیت منفرد آنست که زمان لازم برای اعمال ورودی ها تا تولید خروجی یک سیکل ساعت است. گیت XOR پیشنهادی می تواند در طراحیمدارهای محاسباتی مانند کمپرسور بصورت کارامد بکار رود و باعث بهبود سرعت و کاهش قطعات مصرفی شود.

Keywords:

دیود تونلی تشدیدی , XOR پنج ورودی , گیت آستانه عمومی( GTG )

Authors

تکتم زحمتکش مرجانه

دانشگاه آزاد اسلامی واحد مشهد، انجمن علمی کامپیوتر، مشهد، ایران

داود بهرهپور

دانشگاه آزاد اسلامی واحد مشهد، انجمن علمی فناوری اطلاعات، مشهد، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • C. Pacha, U. Auer, C. Burwick, et al., "Threshold logic ...
  • J. Nunez, J. . Quintana, and M. J. Avedillo, "Limits ...
  • Y. Zheng, "Novel RTD-based threshold logic design and verification" Master ...
  • H. Pettenghi, M. J. Avedillo, and J. M. Quintana, "Using ...
  • M. J. Avedillo, J. M. Quintana, and H. Pettenghi, "Logic ...
  • K. S. Berezowski, "Compact binary logic circuits design using negative ...
  • novel contribution o the RTD-based threshold A:ه [7] H. Pettenghi, ...
  • S. M. Mirhoseini, M. J. Sharifi and D. Bahrepour, "New ...
  • نمایش کامل مراجع