مقایسه چند الگوریتم جهت افزایش تحمل پذیری خطا در شبکه بر روی تراشه

تراشه شبکه ای یک زیربنای ارتباطی در محیط تراشه سیستمی می باشد که می تواند هر تعداد هسته یا مولفه از پیش طراحی شده را به هم مرتبط کند؛ ولی کارایی و پیاده سازی موفق تر آن به طور قابل توجهی تحت تأثیر تحمل پذیری خطا در ارتباطات می باشد. در مقیاس های زیر میکرون تکنولوژی ، تحمل پذیری خطا یک عامل با اهمیت در ارتباط با شبکه روی تراشه می شود. این مقاله الگوریتم های تحمل پذیر خطا برای استفاده در حوزه شبکه روی تراشه را بررسی و از لحاظ برخی پارامترهای عملکردی مقایسه می نماید. نتایج نشان می دهد الگوریتم سیل آسای جهت دار سطح تحمل پذیری خطا پائین تری نسبت به الگوریتم های جویباری، سی آسای احتمالی، تقسیم کار و تکثیر ایجاد می کند. همچنین الگوریتم سیل آسای احتمالی بیشترین تأخیر را دارد.

Keywords:

شبکه بر روی تراشه , تحمل پذیری خطا , خطای دائم , خطای گذرا