افزونگی TSV : معماری طراحی در آی سی های سه بعدی

Publish Year: 1392
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,469

This Paper With 9 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

CEIT01_531

تاریخ نمایه سازی: 9 تیر 1393

Abstract:

تکنولوژی سه بعدی دارای مزایای زیادی است از جمله تراکم بالا، پهنای باند بالا و فاکتور کوچک. TSV که پیوندهای ارتباطی برای لایه ها را در مسیرهای عمودی فراهم می کند در تکنولوژی سه بعدی بسیار حائز اهمیت است. ساخت و طراحی TSV ها نیز همانند سایر اجزا ممکن است. ناموفق باشد. یک TSV معیوب می تواند تعدادی از لایه های مفید را از کار بیندازد و به این ترتیب هزینه را شدیداً بالا برده و با از کار انداختن لایه های بیشتر، بازده را بسیار پایین آورد. در این مقاله ارائه یک TSV افزونه با هزینه ای منطقی برای ASICs پیشنهاد میشود. مسائلی مانند بهبود طراحی و جلوگیری از اتلاف وقت مطرح می شوند و براساس مدلهای فرضی، یافته های جالبی ارائه می شوند. اول اینکه در یک ردیف احتمال خراب و معیوب شدن سه TSV یا بیشتر کمتر از 0/002 درصدد است. فرض بر این است که وجود حداکثر دو TSV معیوب در یک ردیف موارد بی عیب و معیوب را تا 99/998 درصد پوشش می دهد. دوم آنکه هر گاه دو TSV معیوب باشند، اگر یک TSV افزونه به یک دسته اختصاص داده شود با کاهش تعداد TSV های هر دسته به کمتر از 25 و 50 عدد، حدود 90 تا 95 درصد بهبودی حاصل می شود. سرانجام اینکه ، بررسی بازده کلی نشان می دهد که طرح پیشنهادی قادر است با موفقیت اکثر قطعات معیوب را بهبود بخشد وبازده را تا 99/99 % افزایش دهد، که این نیز به نوبه خود به کاهش هزینه تولید مدارهای مجتمع سه بعدی منجر می شود.

Keywords:

افزونگی TSV , زنجیره TSV ها , مکانیسم بازیابی TSV و سیگنالهای حساس به زمان

Authors

محمد تریک

موسسه آموزش عالی کبیر غرب کرمانشاه ، گروه کامپیوتر ،کرمانشاه،ایران،کارشناسی ارشد گروه علمی مهندسی کامپیوتر

فردین محمدی داروندی

موسسه آموزش عالی کبیر غرب کرمانشاه ، گروه کامپیوتر ،کرمانشاه،ایران،کارشناسی ارشد گروه علمی مهندسی کامپیوتر

بهزاد بوکانی

موسسه آموزش عالی کبیر غرب کرمانشاه ، گروه کامپیوتر ،کرمانشاه،ایران،کارشناسی ارشد گروه علمی مهندسی کامپیوتر

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • M. Trick, B. Boukani, S. Emtiyaz, Sh.Rahmani An Overview 4ه ...
  • Association , Research Journal of Recent Sciences, Manuscript No: ISCA-RJRS-2 ...
  • W. R. Davis, J. Wison, S. Mick, davis demystifying ...
  • D et al. , :Demistifying 3D ICs: The Pros and ...
  • J. Burns, L. Mcllrath, C. Keast, et al., _ Dimensional ...
  • S. Siesshoefer and et al., "Z-axis Interconnect Using Fine Pitch, ...
  • P. Morrow, M J. Kobrinsky, S. Ramanathan, et al., "Wafer-Level ...
  • Philip Garrou, Christopher Bower, and Peter Ramm, "Handbook of 3D ...
  • Uksong Kang, Hoe-Ju Chung, Seongmoo Heo, et al., _ 3D ...
  • Igor Loi, Subhasish Mitra, Thomas H. Lee, Shinobu Fujita and ...
  • Hsien-Hsin S. Lee and Krishnendu Chakrabarty, "Test Challenges for3D Integrated ...
  • R. Patti, _ "Three- Dimensional Integrated Circuits and the Future ...
  • A. W. Topol, J. D. C. La Tulipe, L. Shi, ...
  • R. Patti, "Impact of Wafer-Levl 3D Stacking on the Yield ...
  • N. Miyakawa, _ Prototyping Chip based on aWafer-Level Stacking Technology, ...
  • Cu-Cu Thermo Compression Bonding of Extremely Thinned Bu]k-Si Die Containing ...
  • A. W. Topol, et al., "Enabling SOI-Based Assembly Technology for ...
  • نمایش کامل مراجع